Приветствую, господа форумчане.

Если тема такая была, ткните пожалуйста носом, не смог найти...

Для начала немного о системе:

1) Использован модуль Trenz TE0720.
2) JTAG к нему подключен на прямую.
3) Программатор Digilent HS2 rev. A

Вот так выглядит сигнал TDO при программировании логической части Zynq:




Логика прошивается нормально и даже начинает работать, но при попытке запустить программу на исполнение из SDK, получаю вот такую ошибку:


И ПЛИС перезапускается "забывая" прописанную перед этим логическую структуру.

Подскажите, где может быть засада!

Первая засада в щупах осциллографа. Земля у них "длинная".

Причем засада в щупах отражается только на фронтах, в виде всплесков. А "пила" в середине - это HS2 переводит буфера в третье состояние, а подтягивающие резисторы заряжают входную емкость, когда данных нет. Убедиться в этом можно подключив второй канал на CLK - тактов в этот момент нет. Подозреваю, что не подключен выход GPIO2 на RESET Zync.

Updated.
Ха, а у HS2 нет GPIOx, только у SMT2.

По поводу фронтов - согласен, земля длинная, но это на передачу не может влиять, а вот пила - интереснее. Нет подтягивающих резисторов на TDO... По этому и задаю вопрос, может кто видел такое? Такты завтра посмотрю.

Сами приводили ссылку на документацию:

Проверил по поводу отсутствия клоков во время "пилы", к сожалению они там есть:




и какой уровень воспринимает JTAG в этих местах - совершенно не понятно... И не понятно, от чего такое получается, тот же программатор на покупной отладочной плате от Xilinx дает вполне нормальные сигналы без этих извращений.

Как-то так нехорошо наводится TCK на TDO судя по диаграмам.
Сравните схему со схемой фирменной отладки.

Думаю, что вы не на том сосредоточились. Сосуществование активных тактов TCK и Z-state TDO - дело нормальное, такое будет встречаться, если : 1) TAP находится не в одном из двух состояний, когда он только и имеет право активно драйвить TDO (Shift-IR, Shift-DR); 2) с помощью TCK и TMS происходит перевод TAP'а из одного состояния в другое.

Наводки одного сигнала на другой - тоже в пределах нормы, тем более, что из сказанного/проэкспериментированного мы не можем различить - наводки ли это в самой наблюдаемой схеме, или на щупах наблюдения.

К тому же - раз через этот же интерфейс конфигурирование FPGA прошло хорошо, вряд ли есть проблемы на аппаратном уровне. Для начала я бы проверил, правильно ли сконфигурирована программная часть доступа к ARM TAP'у, там ли он ищется в цепочке согласно настройкам и т.д. Если есть теоретическая возможность установить контакт с этим TAP'ом (со штатными тулами, или через другие) без привязки к загрузке FPGA, или вообще как-то иначе - попробовал бы это.

Если все же подозреваете аппаратную проблему при доступе к ARM TAP'у - тогда нужно отслеживать и разглядывать опять-таки именно эти транзакции, а не конфигурирование FPGA, причем с начала, и трекая изменение состояния TAP'а (а значит, надо все входные сигналы протоколировать, а не только TCK).

А разве можно напрямую подключить Digilent HS2 к Trenz TE0720?
По моему у них разъёмы не совпадают. Покажите фото как вы это сделали...

Была та же проблема на TDO с Spartan6 и HS1 - решилась укорочением переходника с 15см до 1см.