Да как раз такая мысль он будет считать траектории и прочее. Второе ядро связь tcp ip разбор команд. плис всю высокоскоростную логику генерация импульсов для 4 координат step dir управление цапами, подсчет скорости интерполяции, расчет положения по датчикам. (Ну и нужен запас, этот процессор и плис с хорошим запасом на будущие корректировки)
Как уйти от jtag, подключить флуш к контроллеру в нее загружать через ethernet, а из нее в плис контроллером в slave так?
Реально то сделать до что набросал на листочке может замечания какие есть?

Где можно посмотреть код эмулятора (verilog vhdl) sdram на двухпортовой памяти ?

Нет никаких препятствий прицепить jtag прямо к контроллеру и лить прошивку через сеть/usb без всякой флешки. В одном проекте я так конфигурирывал цепочку из нескольких десятков FPGA через CY7C68013 (подключение по USB). Правда, пришлось разобраться в специфике процесса прошивки.
А если флешка рядом с FPGA таки нужна для хранения каких-то данных, то ничто не мешает залить в неё нужное после прошивки самой FPGA (через "штатный" интерфейс с контроллером).


Э...?

Имеете ввиду прицепить флэшку к микроконтроллеру ,и jtag плис тоже.
Прошивку загружать по сети в флешку, а после из нее ногодрыганием ног микроконтроллера которые подключены к jtag плис загрузить в плис прошивку?


Может не правильно назвал.
Имею ввиду : к микроконтроллеру вместо sdram подключаю плис. В плис нужно будет эмулировать контроллеру, как будто к нему подключена память sdram, а память брать из двух портовой. Может я не правильно это как то назвал. Посмотрел как работает память sdram сложного не должно быть, может уже есть готовые блоки, поэтому спросил.

Да и при этом еще в режиме тестирования получите возможность проверять припайку ПЛИС к плате....
Так же через jtag можно сделать и доступ ко внутренним ресурсам ПЛИС...

Я имею ввиду, загрузить FPGA через JTAG непосредственно из МК. А данные для загрузки доставить в МК удобным образом непосредственно в момент загрузки. Флешка в таком варианте не нужна.


Вы хотите эмулирывать динамическую память в FPGA ради интерфейса с МК? Precharge, refresh, DQS и вот это всё? Может попроще что-то придумать? Какой нить GPIO использовать в МК или прикинуться статической памятью (SRAM)?

Что бы контроллер не подозревал что вместо памяти у него плис. А что в этом не так?

Вы точно хотите чтобы МК не подозревал, что у него FPGA именно вместо динамической памяти? Вариант не подозревать, например, статическую память Вас не устраивает? Это две большие разницы по сложности эмуляции, как с точки зрения логики работы, так и с точки зрения i/o timing. Меж тем МК умеет и то, и другое, и просто GPIO тоже. По крайней мере серия lpc4300, второй вариант мне было лень гуглить.

Сообщение отредактировал o_khavin - Dec 24 2013, 14:50

Память удобнее в микроконтроллере можно будет получить доступ к памяти по указателю, а gpio наверно нужно будет функцию писать так ?

Думается мне, после геморроя с эмуляцией динамической памяти в FPGA, написание дополнительной функции в МК вам покажется невинным развлечением. Впрочем, дело Ваше.

) хочу выбрать правильное решение, сейчас посмотрю какую память поддерживает lpc4337 вроде статическую тоже поддерживает. Вы рекомендуете настроить emc lpc4337 на работу с статической памятью и в плис симулировать эту память?

Да. Наконец то Вы поняли мой намёк.
Я так понял, что Вы никогда не работали на низком уровне с динамической памятью и слабо представляете всю глубину этого удовольствия.

да не приходилось ) Только смотрел курс какой то видео, там рассказывали про эту память, то что нужно постоянно перезаписывать все данные.