| |
|
  |
 иструкции cortex-m3 DMB/DSB/ISB/LDREX/CLREX/TBB, читаю книгу вижу фигу |
|
|
|
|
 May 7 2011, 14:31
|
Профессионал
Группа: Свой
Сообщений: 1 047
Регистрация: 2-12-06
Из: Kyiv, Ukraine
Пользователь №: 23 046
|
Я вот только не пойму, как эти LDREX/STREX юзать на практике... Допустим,тот же пример из того же DHT0008A Код LDR r1, =locked
1: LDREX r2, [r0]
CMP r2, r1; Test if mutex is locked or unlocked
BEQ %f2; If locked - wait for it to be released, from 2
STREXNE r2, r1, [r0]; Not locked, attempt to lock it
CMPNE r2, #1; Check if Store-Exclusive failed
BEQ %b1; Failed - retry from 1
; Lock acquired
DMB; Required before accessing protected resource
BX lr
2; Take appropriate action while waiting for mutex to become unlocked
WAIT_FOR_UPDATE
B %b1; Retry from 1 Допустим, 1. тред1 выполнил LDREX r2, [r0] (r0=mutex1) 2. тред3 выполнил LDREX r2, [r0] (r0=mutex2), допустим даже отработал до конца(тк время отведенное ему довольно много, по сравнению с размером данной фунцкии), т.е взял mutex2, и что-то там еще делал 3. тред1 продолжнил выполнятся, дошел до STREXNE r2, r1, [r0] (r0=mutex1) и приплыли (из arm_architecture_v7m_reference): Цитата The result of executing a Store-Exclusive instruction to an address that is different from that used in the preceding Load-Exclusive instruction is unpredictable. Получается LDREX...STREX надо пихать в критическую секцию или выполнять в SVC-обработчике, так зачем они тогда нужны ? ну разве что в приложении только 1 мютекс  )
|
|
|
|
|
|
|
|
May 9 2011, 13:40
|
Частый гость
Группа: Участник
Сообщений: 169
Регистрация: 31-08-05
Из: New York
Пользователь №: 8 118
|
Вот пример программного сброса, использующий DSB: CODE void SoftRestart( void )
{
NVIC_GenerateSystemReset();
__DSB();
while(1)
{
}
}
--------------------
ASB
|
|
|
|
|
|
|
|
May 9 2011, 19:12
|
Участник
Группа: Участник
Сообщений: 72
Регистрация: 7-01-11
Пользователь №: 62 073
|
Вот мне тоже интересно, так уж ли в этом коде необходимо DSB. Но core_cm3.h от STM32 библиотеки оно тоже есть. Код static __INLINE void NVIC_SystemReset(void)
{
SCB->AIRCR = ((0x5FA << SCB_AIRCR_VECTKEY_Pos) |
(SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |
SCB_AIRCR_SYSRESETREQ_Msk); /* Keep priority group unchanged */
__DSB(); /* Ensure completion of memory access */
while(1); /* wait until reset */
}
|
|
|
|
|
|
|
|
May 9 2011, 20:10
|
Профессионал
Группа: Свой
Сообщений: 1 047
Регистрация: 2-12-06
Из: Kyiv, Ukraine
Пользователь №: 23 046
|
не нужен стопудово. у меня хендмейд ось и все пахает отлично. DSB/DMB может на STM32 понадобится только при работе с DMA и то в редких случаях, MPU там нету. а здесь, на пример, без isb глюканет Код аsm volatile(" mrs r0,CONTROL; orr r0,2; msr CONTROL,r0; ISB" : : :"r0");
blablabla();
|
|
|
|
|
|
|
|
May 15 2011, 07:40
|
Профессионал
Группа: Участник
Сообщений: 1 620
Регистрация: 22-06-07
Из: Санкт-Петербург, Россия
Пользователь №: 28 634
|
Цитата(brag @ May 15 2011, 01:26)  a SWP хорошая была инструкция, зря похерили. теперь думай башка, как сделать lock-free Queue с кучей райтеров и одним ридером... В каком это смысле? Значит ли это, что следующий код не делает того, что должен? Код // Contributed by Bo Granlund.
static unsigned long interlockedexchange(
volatile unsigned long * oldval,
unsigned long newval)
{
long result;
asm volatile (
"\n\t"
"swp %0,%2,[%1] \n\t"
""
: "=&r"(result)
: "r"(oldval), "r"(newval)
: "memory");
return result;
}
|
|
|
|
|
|
|
|
May 15 2011, 20:16
|
Профессионал
Группа: Свой
Сообщений: 1 047
Регистрация: 2-12-06
Из: Kyiv, Ukraine
Пользователь №: 23 046
|
Цитата В каком это смысле? Значит ли это, что следующий код не делает того, что должен? этот код работать на Cortex-M3 не будет, тк там нету инструкции SWP LDREX/STREX толку очень мало, тк флаг сбрасывается при возникновении любого исключения (во избежание напорки на to,что я выше цитировал с документа). Те, если выполнилась Ldrex и возникло исключение, то STREX всегда вылетает с ошибкой и нужно делать повтор - производительность хуже, чем просто запретить прерывания на короткий участок. а с SWP такого небыло, и ее похерили. причины они изложили,почему так сделали(можно почитать в документе DHT0008A), но могли бы и оставить... А еще лучше - сделать, чтобы флаг не сбрасывался при возникновении исключения, и чтобы STREX нормально возвращала ошибку, если адрес не совпадает с предшествующей LDREX. Тогда и красивый lock-free код получится в ядре операционки...
|
|
|
|
|
|
|
|
Jan 22 2014, 18:44
|
Гуру
Группа: Модераторы
Сообщений: 8 455
Регистрация: 15-05-06
Из: Рига, Латвия
Пользователь №: 17 095
|
Встряхну тему. Только что напоролся на интересную штуку. Код считает CRC: Код #include <stm32f10x.h>
config_t::crc_t config_storage::calculate_crc(config_t const & from, uint32_t const * end)
{
config_t::crc_t Result;
RCC->AHBENR |= (1 * RCC_AHBENR_CRCEN); // enable CRC clock
CRC->CR = CRC_CR_RESET;
auto pSrc = (uint32_t const *)&from;
do
CRC->DR = *pSrc;
while(++pSrc < end);
Result = CRC->DR;
RCC->AHBENR &= ~(1 * RCC_AHBENR_CRCEN); // disable CRC clock
return Result;
} При пошаговой отладке все отлично. А при работе без точек останова при каждом проходе получается разный результат. Долго ломал голову, пока не сделал так: Код RCC->AHBENR |= (1 * RCC_AHBENR_CRCEN); // enable CRC clock
__DSB();
CRC->CR = CRC_CR_RESET; Если я правильно предполагаю, тактирование блока CRC не успевало включаться и команда сброса не отрабатывалась. Теперь работает. Надеюсь, поможет кому-нибудь не наступить на грабли.
--------------------
На любой вопрос даю любой ответ"Write code that is guaranteed to work, not code that doesn’t seem to break" ( C++ FAQ)
|
|
|
|
|
|
|
|
Jan 23 2014, 08:27
|
Местный
Группа: Участник
Сообщений: 218
Регистрация: 24-06-10
Пользователь №: 58 127
|
Цитата(Сергей Борщ @ Jan 23 2014, 04:28) Работает. А может дело не в инструкции, а в задержке. Может и с __nop() будет работать?
|
|
|
|
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
