Вы имеете ввиду "Fill" или "Solid Region"?
И всЁ таки, может можно как то правилами "добиться". Я так понимаю, это такая "фича" АД (не выдерживать зазор у отключеных падов)?

Это о чем?
Если бы зазоры не выдерживались--- один брак при производстве был бы. уже давно бы заклевали

Тогда почему на картинке (ну и на плате тоже) зазор между выводом С14-2 (рядом с С13) составляет 0.266... мм, хотя в списке правил на зазор, минимальный составляет 0.3 мм? А главное - почему мне не удалось его задать?

Картинка и проект, суть разные вещи. Ищите ошибку в правилах

Вот собственно мы к ним и пришли.

ну еще пара картинок.
1 Текста правил нету.
2. текста сообщено нарушениях нет
3. чем и как измярять нарушение 0.266... мм?

Добавьте в раздел Clearence правило для HasPad('C13_2'), т.к. хотя вы и указали DirectConnect в свойствах полигона, но сработает оно только если полигон и контактная площадка будут подключены к одной цепи.
0.266 - это вы вручную измерили как-то?

To Владимир
1. Сами правила "расписаны" в колонки "Scope" + "Attributes" (на картинках).
2. Действительно, сообщений о нарушениях нет.
3. Диаметр выреза в полигоне - 2,7316...мм (измерено вручную), а пад - 2,2 мм.

То Master of Nature
И полигон и ноги подключены к одной цепи, поэтому они "коннектятся" без проблем.

У вас полигон называется GND или Top-GND ?

Не могли бы вы выложить файл печатной платы?

Murzik_6011

Попробуйте заменить HasPad на InComponent('C13')
Как мне кажется, этот вариант конструкции более уместен.

Проблема то не с С13-2. Он то как раз коннектится нормально. Проблема с остальными падами этой цепи.
В правилах:
PolygonConnect_Top-GND-Pads: (IsPad), (IsNamedPolygon('Top-GND')) Style - No Connect
АД отрывает остальные пады от полигона "Top-GND", но зазор берЁт "от балды". Посмотрите на соседний электролит С14-2.
У меня складывается такое впечатление, что АД заливает полигон следуя правилам по зазорам, но в этот момент пады GND подключены к полигону Top-GND. А затем он смотрит правила на тип подключения падов к полигону и отрывает их от полигона с зазором, который берЁт "с потолка" (может какой то предустановленный внутри "ядра").

Зазоры берутся не с потолка, а из настроек правила No Connect. Только эта настройка, почему-то скрыта.
Переключитесь в этом правиле из режима No Connect в режим Relief Connect, настройте Air Gap и нажмите "Применить"
Потом верните No Connect.

Советую написать пост об этом на оф.русский форум, чтобы информация о глюке ушла к разработчикам.

Без поллитры не догадаешься. Спасибо за наводку (а также на пиво, на виски, ....)!

Проверил, действительно всЁ заработало. Эх, шайтан-машина!

хочу задать правила для трассировки линий на несколько микросхем по daisy chain топологии: MK -> ИС1 -> ИС2
например, на участке МК->ИС1: MatchedLengths = 5мм, MaxLenth = 50мм
например, на участке ИС1->ИС2: MatchedLengths = 0,5мм, MaxLenth = 20мм

можно ли в правилах указать участки линий, например от МК до ИС1? InNetClass('NetName') and ...
если можно, то как?