Спасибо. Полностью разобрался с данным вопросом.

1. DxD с может работать по двум маршрутам:
DxD---iCDB---Exp
DxD---netlist---Exp
При этом используются разные упаковщики и разные правила рисования компонента.
2. В указанном документе описан старый вариант работы (DxD---netlist---Exp)
Есть более новый "Новый тренинг DxDesigner для ExpeditionPCB 2007" где описывается вариант DxD---iCDB---Exp, по которому работает и Федор, т.к. прописывает все внутри PDB в ЦБ а не через атрибуты символа на схеме. В данном варианте работы нет никаких атрибутов Signal, HETERO и т.п.




ЦБ C:\MentorGraphics\7.9.5EE\SDD_HOME\standard\examples\SampleLib2007
как пример компонент 74AC245-SMD (DIP).
Последоваттельность:
импортировать маленький символ выбрав создание 8 gate - Create_new_gate_information=включена и Number_of_slots_in_the_component=8
импортировать cell
установить мапирование в таблице
затем импортировать большой отключив галку Create_new_gate_information

Прошу прощения, если уже обсуждалось, но просмотрел все про Reuse_Block и не нашел аналогичного вопроса.

Exp 7.9.2 DC/DV Central Lib CES маршрут, WinXP.

Исользовал Reuse_Block. Элемент имеет полигон (плоскость) питания. Все цепи разведены.

При установке в схему, авторазводка проводит проводники через залитую плоскость питания. При установке Route Obstruct пропадает заливка и проводники, принадлежащие Reuse_Block ТОЖЕ (вообще, странно).

Как пресечь авторазводку в области, но при этом сохранить заливку плоскостей и провденные вручную проводники?
Или - как зафиксировать проводники и плоскости, залитые в Reuse Block, чтобы дальнейшая авторазводка не портила Reuse_Block?

Пока ничего умнее, чем разводить все вручную не могу придумать. Еще есть идея поставить Route Obstruct, потом дать авторазводку, потом стереть эти области Route_Obstruct, или поменять их тип на No Via.

Кстати, маршрут с DxD в последних версиях (7.9.5) работает полностью с Reuse_Block (хотя бы как DC/DV)?

2 Fill

Спасибо за ответ, но как так получатся, что в инфо хаб из состава EE7.9.5 находятся устаревшие данные относящиеся к маршруту net-листа? Это ведь Экспедишн и тут давно уже всё через iCDB работает... Как-то всё запутано. С увеличительным стеклом просмотрел документы из состава указанного Вами тренинга, но нужной инфы не нашёл.

Здравствуйте. В DxD можно настроить порядок следования листов в схеме проекта? У меня получается так: В середине проекта есть лист, на котором используются reuse block. И при выводе проекта на печать в середину попадают 10 листов абсолютно одинаковых схем reuse block а потом идут оставшиеся листы схемы. Это конечно не смертельно, но как-то не удобно.

стать на лист и ПКМ, выбрать что надо
или Ctrl+U или D

1. Устаревшие не значит не применяемые. При создании нового проекта можно выбрать как шаблон из группы шаблонов expedition, так и из netlist. Этим и определяется дальнейшая последовательность действий. Проект нетлист можно настроить для работы с другими топологическими редакторами. iCDB проект работает только с ExpeditionPCB.
File>Import>Netlist_project дает возможность перевести нетлист проект в прямой (iCDB) проект - обратное не возможно.
2. Что конкретно не понятно? Желательно с примером.

Добрый вечер. Ещё раз спасибо за ответы. Ну а какой пример, просто я хотел реализовать компанент, который по "старым" понятиям представлял из себя то что называлось hetero type II. А именно счетверённый операционник любой из 4-х гейтов которого при постановке в схему можно было выбрать с пинами питания. Беда в том, что у меня никак не получается смапировать его. В первом типе всё понятно там один символ имеет пины питания и всего один гейт, плюс три гейта символа без пинов питания. То есть сумма пинов всех гейтов равна 14, что абсолютно удовлетворяет требованиям мапирования. А как быть в случае hetero type II? В таком компаненте при мапировании, если я правильно понимаю, должны включаться два символа каждый по 4-е гейта с пинами питания и без них. У меня такой кентавр никак не получается. Печалька. Так-то я уже смирился и пошёл по пути тип 1.

Спасибо.

1. Не пробовал, но в теории такой вариант возможен только без наличия компонентов (PDB) в ЦБ, т.е. при варианте работы через нетлист его упаковщик генерирует как нетлист так и файл pdb.hkp который содержит все компоненты сделанные по данным схемы. Этот файл надо импортировать в плату перед выполнением прямой аннотации.
2. В случае работы через ЦБ, т.е. нормальный вариант работы DxD--iCDB--Exp (шаблон expedition). На символах не нужны никакие атрибуты (все что написано у вас на символах это теперь лишняя, не нужная доп. работа)- вся информация об упаковке (используется упаковщик Package) берется из соответствующих PDB из ЦБ по атрибуту Part Number.
В PDB может быть только след. варианты реализации:
а) 4 слота по 3 пина и 2 пина питания в секции Supply_NC
б) 4 слота по 5 пинов
в) 3 слота по 3 пина и 1 слот по 5 пинов
с) смешанный вариант - 4 слота по 5 пинов + большой символ покрывающий 4 слота
такой же вариант с 4 слота по 3 пина и 2 пина питания в секции Supply_NC + большой символ покрывающий 4 слота
такой же вариант 3 слота по 3 пина и 1 слот по 5 пино + большой символ покрывающий 4 слота
Ну и естественно в любой из вариантов можно еще импортировать (без создания gates) еще и другие варианты графического исполнения символов, но при этом кол-во пинов у них должно совпадать с исходными мапированными символами.

2 Fill
Что-то подобное я себе и представлял . Спасибо, вопрос снят.
 Seg.mp4 ( 1.56 мегабайт ) Кол-во скачиваний: 211

Мне удалось подавить авторазводку - сначала установив Obstruct None, сделав ручную разводку, потом включив Obstruct Trace и включив авторазводку.

При этом пришлось редактировать Reuse Block.

Я наблюдаю следующее - чтобы отредактировать Reuse Block нужно снять с него статус Verified, потом редактировать. Если просто выбрать редактирование, то в Expedition не работает Forward Annotation.

Если же сначала снять галку Verified, сделать блок Unverify, а потом выбрать Verify Block, то тогда при редактировании работает Forward Annotation.

А зачем нужно Forward Annotation при изменении топологии блока?

Дело в том, что при попытке записать reuse блок (даже не внося никаких изменений) - то происходит ошибка:

Error: The CDB contains instance data. Please absorb data into the schematic,
recompile the schematic, run Forward Annotation, and Save.

Поэтому приходится идти в DC/DV, и там выбирать Edit -> Delete Instance Data -> Design, после этого делать pack,
Forward Annotation в expedition, и после этого - можно сделать Save Reusable Block.

Похоже, что в процессе записи Reuse Block, происходит какой-то Back Annotation, который и приводит к возникновению Instance Data.

Это действительно, такой маршрут вокруг Reuse Block или я что-то не так делаю, или у меня паталогия какая-то в проекте?

Здравствуйте. У меня на плату ставится микросборка под которой остается свободное место. Если не отключать Interactive DRC можно ещё как-нибудь поставить под микросборку элементы (имеющие соответствующую высоту)?

Можно, надо в микросборке указать что у нее underspace выше чем высота компонентов которые Вы собираетесь поставить под нее. DRC это понимает. Задается underspace в Cell.

дополнение ответа vzelenuk
возможно прописать несколько значений высот
это прекрасно работает для электролитов в корпусе типа цилиндров лежащих на боку
тогда учитывается увеличение высоты свободной для установки различной мелочи под кондерами