Как известно, конфигурация логики заливается в FPGA каждый раз при включении питания из внешнего носителя. Это требует какого-то времени.
Хотелось бы узнать, возможно ли заказать у производителя FPGA с "заранее прошитой конфигурацией", как бы ROM вместо RAM. Как бы ASIC на базе FPGA.
Интересует Xilinx Spartan-2. Основная цель вопроса - исключить время заливки битстрима после включения питания.
Понятно, что речь будет идти о какой-то партии FPGA, но вот какой?
Возможно, подобный вопрос не раз уже обсуждался - толкните в нужном направлении, по каким словам гуглить, как называется такая технология (если она есть)?

Хм. Посмотрите FPGA от Lattice и Actel.

FFSA™?

Обычно этим заморачиваются в ситуациях, когда стоимость ПЛИС значительна. Тогда есть смысл немного сэкономить на очень больших партиях.У Xilinx такая технология
называется EasyPath. Сразу скажу что речь тут идёт о сотнях тысяч устройств - иначе просто мараться нет смысла.Для дешёвых устройств (типа как у вас Спартан2) такой технологии нет
ибо это бессмысленно. Я так понял вас не устраивает скорость загрузки конфигурации. Какое время загрузки у вас сейчас и какое хотелось бы получить? У современных ПЛИС
(Спартан6, Артикс7 и т. п.) этот параметр сильно отличается в лучшую сторону при использовании параллельных методов загрузки. Не проще ли сделать редизайн под новое семейство?
Там попутно можно поиметь и много других бонусов (быстродействие, меньшее энергопотребление и т. д.)?

При параллельной загрузке Spartan6 время измеряется миллисекундами, выдержка из руководства на S6 "For example, configuring at 33 MHz with a 4-bit data bus, a Spartan-6 XC6SLX16 FPGA requires ~28 ms to receive its 3.6 Mb of configuration data" Ширина шины данных у S6 может быть 16 бит, поэтому вышеуказанную цифру надо разделить на 4. Для максимальной S6LX150 длина bitstream равна 33Mbit и время загрузки будет на частоте 33Mhz и шине данных 16bit 33.6/3.6*28/4= 64ms.

Сообщение отредактировал octobus - Feb 24 2014, 04:10

Извиняюсь за оффтопик. Но тут промелькнула информация, что HardCopy от Altera - это не замена конфигурационных двухпортовок на ROM в той же технологической линии на которой штампуется Stratix, а полноценная доводка до ASIC. Кто-нибудь может подтвердить?

Это уже не важно:

Да, именно так и было, грубо говоря, программируемые ключи заменялись на жесткие соединения. Но больше такой технологии альтера не предоставляет. Из честных остался только актель на антифузах, остальные все грузятся.

спартан2 это по нынешним временам переносимо на Актеловские ПЛИС (конфигурация мгновенно по включении - флаш-ключи) либо CPLD Lattice/Altera с автоматической загрузкой из внутренней флэш - быстрые и фиксированные времена.

также, возможно перенести на БМК - может даже отечественные (если еще есть)

но для этого нужно иметь дизайн, а не битстрим

--------------

вообще битстрим от спартан2 вряд ли куда-то получится применить кроме самого спартан2

-------------

ксайлинский eathypath - это загружаемый битстрим все точно так же как и обычная ПЛИС, но ксайлинс не дает гарантии, что эта ПЛИС будет работать с другим битстримом. и это неприменимо для спартан2

Дизайн, безусловно, тоже есть, не только битстрим.
Спасибо всем за ответы. Переходить на новое семейство (Actel) пока нет возможности. Вероятно, наиболее реальный путь снижения времени "стартапа" - это переход от последовательной к параллельной конфигурации.

Если будете делать на Спартане-6 обратите внимание на это:http://www.xilinx.com/support/answers/38733.htm
Там не все так шоколадно с параллельной загрузкой.