Всем привет! Может это покажется многим легким, но подскажите,как реализовать (или где прочесть) умножение частоты? подразумевается,что необходимо получить, скажем частоту в два раза большую,чем тактовая.

PLL

Спасибо большое! Есть ли способ написания отдельного блока,выполняющего функцию PLL, но на логических элементах ПЛИС?)

Есть, если ГУН и фильтр ФАПЧ снаружи поставить. Или частоты у Вас настолько низкие, что можно обойтись ЦФАПЧ на базе DDS, и есть лишняя быстрая частота.

А если всего это нет, то и не получится что ли? Нельзя описать процесс, который увеличивает частоту?((

Можно, на базе задержек, формируемых на логических элементах/ячейках, описав схему, делающую операцию XOR с прямым и задержанным сигналом. Но это "сопливое" решение, требующее жесткого задания временнЫх ограничений на внутренние пути (что далеко не во всех средах можно адекватно задать), и дающее сигнал со скважностью, далекой от двух.

Вообще, если вы интересуетесь этим для реализации какой-то задачи, тогда PLL. Он для этого и нужен!!!!
А если говорить об извращениях, тогда можно уменьшить период дискретизации путем тактирования устройства как + так и - фронтами тактов.
Ну это все странно как-то.
Для чего вам нужно умножить частоту в ПЛИС не прибегая к поможи PLL?

Работаю с АРА300,нет возможности использовать доп девайсы для PLL ((нужно сделать именно внутри плис!Подскажите, для элемента задержки подойдет ли использование нескольких "И-НЕ"?


А насколько скважность далека от двух? Правильно ли то,что второй сигнал нужно задержать на четверть периода?)спасибо

Насколько я помню, оптимизатор такие вещи безжалостно выкидывает.

А как тогда быть?(

Все равно, какие элементы, лишь бы синтезатор их оставил, преобразовав в физическую ячейку ПЛИС, а для этого надо указать какие то атрибуты, смотрите сами, я не знаю как это сделать для конкретного Вашего семейства. Какие нибудь там syn_keep, syn_preserve, и т.п., а лучше вообще сразу примитивы из библиотеки ставить, которые, как черные ящики, не подлежат выкидыванию синтезатором априори.


На столько, на сколько сделаете... Как правило, очень далеко, потому что сигнал не удается разумным количеством ячеек ПЛИС задержать на четверть периода. Ну а достаточно задержать на сколько то, сколько даст длительность импульсов, большую или равную минимально допустимой. Да, констрейнить надо будет именно MINIMUM delay!


Внутри APA300, судя по ее описанию, есть аж ДВЕ PLL, почему их нельзя использовать?

Ну а если все же усложнить себе жизнь и не использовать ничего встроенного и навесного?))

Какой элемент задержки подойдет?)

Я же написал, любой - буфер, инвертор, И-НЕ, ИЛИ, и т.д. Сами посмотрите какие там примитивы в библиотеке дают.

В смысле?? Использование предназначенных для этого функциональных элементов теперь называется "усложнять себе жизнь"?
Или это опять колхозный доморощенный radhard??

УВАЖАЕМЫЙ АВТОР ПОСТА!!!! ВЫ ИЩЕТЕ ТО, ОТ ЧЕГО ВЕСЬ МИР УХОДИТ.

Уровень логики все компиляторы стараются снизить по максимуму!!!!!!

Когда Вы подберете необходиму логическую задержку, тогда после очередного перекомпелирования проекта эта задержка изменится и умножитель частоты так же поменяется. Жестко задать уровень логики Вам скорее всего не удасться. Любая среда разработки будет её оптимизировать как только может.

Ваш путь решения задачи не правельный.