Здравствуйте.
Интересует вопрос - возможно ли с помощью JTAG определить состояние ног для FPGA Altera (состояние msel)?
Возможно ли с помощью JTAG управлять состоянием выводов микросхемы?
Спасибо.

Да, конечно, команда EXTEST.

Можно подробнее, как это сделать или что почитать по теме. Пока смотрел только JTAG Boundary-Scan Testing in Cyclone V Devices.

Найдите BSDL-файл от нужного Вам кристалла, внутри него все расписано, какой бит регистра EXTEST jtag относится к какой ноге ПЛИС. Через этот регистр можно управлять направлением пинов, считывать данные и выдавать данные в режиме JTAG-тестирования. Про саму команду EXTEST (и PRELOAD) можно прочитать в стандарте JTAG IEEE 1149.1, эти команды обеспечивают то, что Вам нужно, без привязки к типу микросхемы и производителю вообще - они у всех стандартные.

Также, гляньте на софтину "Universal Scan" - она позволяет интерактивно дрыгать ногами микрух с JTAG (ей тоже понадобится BSDL-файл)

Спасибо, помогло. Пока использовал Universal Scan + BSDL от Altera.