Я давно в ней не работаю. Там цела книга. Их гораздо больше и они умнее алтиумовских в некоторых случаях. Но и писать их ничуть не легче


Вообще правила по определению не могут быть легкими.
Даже в PCAD 4.5 пробовались разные стратегии и расстановки и результат получался не сразу.
Хотя тогда проекты были простыми, в сравнении стем, что нужно описывать в правилах сейчас.
Соответсвенно число правил, запретов, стратегий было не таким большим

если вы 25 лет не занимались разводкой плат, то и НЕ СТОИТ на старости лет начинать вся заново и пытаться вспоминать молодость. Я тоже именно в 89 году освоил PCAD 3,3 и разводил платы роутером. ТОГДА это считалось круто. Но и тогда после суток "мучения" платы автороутером изрядное число связей остовалось неразведенными и приходилось тратить уйму времени на доразводку с корректировкой уже разведенной части ВРУЧНУЮ. Я имею ввиду сложные платы. СЕГОДНЯ автороутер сложных плат с памятью и BGA корпусами вообще невозможен. Так что не мучайтесь и доверьте разводку профессионалам.

AD 9.4.0.20159. После переключения Single Layer Mode из Not In Single Layer Mode в Gray Scale Other Layers некоторые нетлайны затеняются. В режиме Hide Other Layers они вообще исчезают. Как это побороть?

Gray Scale Other Layers Серым все , кроме активного слоя
Hide Other Layers невидимо все, что не на активном слое.

Multilayer виден всегда.


То что поставили--- то и видите.
С чем бороться? с иллюзиями?

Владимир Ильич!

Меня не устраивает, что в режиме Gray Scale Other Layers при переключении активного слоя скажем с TOP на любой внутренний некоторые netline'ы затеняются. А в режиме Hide Other Layers при таком же переключении активного слоя те же самые netline'ы исчезают. Это неудобно. Связи должны отображаться в любом режиме. Никаких иллюзий.

Upd:  Netlines.mp4 ( 2.36 мегабайт ) Кол-во скачиваний: 52

Есть такая галка:
Design>Board Layers and Colors>View Options>Show All Connections In Single Layer Mode
по идее она за это отвечает.
Но если не ошибаюсь, как раз в версии 9 с этим была ошибка и ее поправили только позже...

в версии 14 - точно все работает как надо!

здравствуйте!
имеется микросхема в корпусе SO-8, у которой 5 6 7 8 пины - это VCC.

как объединить эти пины, чтобы на схеме они отображались одним пином? вот так:

если скрыть 6 7 8 пины указав "Connect to VСС", то объеденяются только 6 7 8, а 5 остается не подлюченным к VCC


если наложить их друг на друга, не скрывая, то появляется точка

может есть еще какие варианты объединения?

Этот вопрос постоянно поднимается и давно все варианты описаны.
Формально все они указаны Вами
Есть еще куча, но все они обладают той или иной степенью "кривизны"

Возможно ли, в режие 3D просматривать ПП по слойно! Если да,то как?

Как и в 2D, комбинацией Shift + S и затем "+" "-".

На УГО один вывод с номером пять, на футпринте четыре КП с одним номером 5 на месте 5, 6, 7 и 8 КП.

Учитывая идеологию альтиума и возможные способы реализации библиотек, вот единственно правильный вариант (по аналогии):

Все выводы - на схему!
Все остальное - ересь.
Можно делать по-разному, но потом придете к этому варианту.
Предлагаю распечатать на А3 и повесить на стену.

1. "Все выводы - на схему!"
2. В любом другом случае смотри пункт 1

Одобрям

тоже заинтересовал данный вопрос .
что скажут проффи- так будет верно ?


ну и заодно ,такой вопрос, как правильно по госту на схеме обозначать ,какой вариант для нормоконтроля наиболее вкусный


Сообщение отредактировал atac1313 - Feb 27 2014, 12:42

ГОСТ обязывает писать имя вывода. Номер ноги не обязательная часть.