У меня версия 13.1.2 Там при активном PCB в Tools нет импорта!
И при активном схемном редакторе есть Tools/Update from Libraris, а не промто Update

О господи! Открывайте проект, а не индивидуально схему или PCB.
Иначе откуда программа узнает как PCB связан с конкретными схемами

Вроде я адекватный, просто я практически не работал в AD. - Открыт проект и в нем нарисована схема и PCB/
Но все равно спасибо, уже подсказали:
Из схемы: Design -> Update PCB…
Из платы: Design -> Import Changes…

Есть ли в AD (схематика) аналог пикадовского "Edit Nets". То есть, нужно просмотреть все цепи.

В схематике нетлист не существует до компиляции проекта. Поэтому редактировать нечего.
Посмотреть цепи после компиляции
Design compiller/Navigator (вызов снизу справа)

Есть подстроечные катушки в экране, посадочное место имеет аж 7 выводов (5 выводов - каркас и 2 - экран). При этом собственно катушка подключена только к 2 выводам. На плате свободные выводы подключаю чаще всего к земле, но иногда и другие трассы через них прокладываю.
Так вот, при обновлении из схематика свободные выводы постоянно норовят отключиться от земли или от "других" трасс, в ECO-листе приходится с них снимать галки вручную. Update free primitives from component pads тоже не помогает, т.к. обновление должно идти в обратную сторону.
Можно ли побороть эту проблему?

Выводы показывайте на схеме. Тогда и ECO работать будет

Да, этот путь наиболее логичный, но ради изящности и читаемости схемы им пренебрегу: если рисуешь ФСС из трех и более контуров, схема с полным числом выводов на катушках будет абсолютно умопомрачительной.

Как в Альтиуме апдейтить компонент на схеме и в PCB после редактирования в библиотеке?

Сообщение отредактировал Штабскапитан Овечкин - Apr 2 2014, 05:20

По разному. Для начала вам пойдет:
1. Открыть PCB или все листы схемы
2. Перейти в библиотеку, панель SCHLIB или PCBLIB
3 выделить нужные, правый клик Udate ...

добрый день.
Смотря какая библиотека (SVN, интегрированая, shclib). Но обычно Tool->Update from Library в случае схематик и Tool->Update from PCB Library.

Получилось. Благодарю душевно.

Между тремя цепями, находящимися на внешних слоях платы, нужно организовать больший зазор, в отличие от установленного по умолчанию.
Самый лучший результат достигнут установкой правил для зазора:
Для первого объекта -
(InNet('NetD1_3') or InNet('NetD9_3') or InNet('NetC3_2')) and (OnLayer('Bottom Layer') or OnLayer('Top Layer'))
Для второго объекта -
All

При этом, новый зазор устанавливается и относительно края платы, что вовсе не нужно.

Сообщение отредактировал eleks - Apr 2 2014, 10:15

Если сделаете класс
(InNet('NetD1_3') or InNet('NetD9_3') or InNet('NetC3_2')) можно заменить на класс. Тогда легче добавлять, обновлять цепи
(OnLayer('Bottom Layer') or OnLayer('Top Layer')) лучше заменить на OnOutside (Слои могут переименоваться и потеряете правило)

для зазора до края нужно добавить исключение KeepOut
Но проще и понятней добавить более приоритетное правило от этих цепей до KeepOut с нужным Вам зазором

Что-то не получается. Подозреваю, что эти правила штука хорошая, но как-то не даются они мне.
Можно привести примеры строк настройки правил, осуществляющих вышеуказанные действия?