Ищу консультацию, информацию, советы по составлению схемы и разводке платы с этим ацп:
http://www.analog.com/static/imported-file...eets/AD9254.pdf
До сих пор не приходилось работать с такими частотами.
Что почитать, с чего начать, какие подводные камни, где можно посмотреть примеры,
или хотя бы food print 48-lead LFCSP_VQ для pcad.
Вход ВЧ-разъём, сигнал приходит от усилителя с 50 Ом выходом и однополярным 5 вольтовым питанием.
Выход разъём параллельной шины, к fpga отладочной платы ML507.
http://www.xilinx.com/images/boards/ml507/ml507_front.jpg
На плате есть ВЧ разъёмы Diff clk out, корректно ли их использовать для тактирования АЦП напрямую?
Как преобразовать входной сигнал к дифференциальному входу ацп?
Будет ли корректно на вход поставить резистивный делитель общим сопротивлением 50 Ом,
и один из дифф. входов АЦП повесить на землю?
Сколько слоёв желательно иметь в подобной плате?
Нужна ли трансформаторная развязка входа?
Нужно ли делать выравнивание длины дорожек выходной шины?
Учитывать ли при этом длины соответствующих дорожек на отладочной плате для таких частот?
Нужна ли микросхема выходного буфера в моём случае, если я плату ацп планирую вешать непосредственно на разъёмы отладочной платы FPGA? (в pdf на ацп использован 74VCX162244)
http://www.chipfind.ru/datasheet/stmicroel...4vcx162244.htm)
Нужны ли резисторы на выходной шине между ацп и fpga, если не использовать буфер?
Буду рад любым советам по теме.
Спасибо.

Почему не посмотреть схему reference design от AD и разводку печатной платы которая приведена в том же даташите, ссылку на который Вы даете. Большая часть вопросов отпадет. Почитайте со страницы 26 и далее.

Сообщение отредактировал zambezi - Apr 5 2014, 12:32

Даташит читаю, есть еще какая-то доступная информация по принципам построения подобных схем?
Спасибо.

Во-первых, не паникуйте. Не настолько всё страшно
Во-вторых, как уже сказали, скачайте матереилы на отладочные платы. Там и схематик и гербера. Ориентируйтесь на него.
Из общей информации по трассировке - Грэхам и Джонсон в помощь.

Еще доступная информация на странице этого самого AD9254 там больше 10 application notes на все случаи жизни. Зайдите на страничку AD где лежит даташит и посмотрите в разделе документация.

Спасибо за поддержку.
Вопросы появились после просмотра схемы отладочной платы под ацп. А не много ли там лишнего в моём случае?
Нужен ли в моём случае распределитель тактовых сигналов, и выходной буфер?
...Вгляделся в номиналы резисторов на схеме, и картина начала чуть проясняться, так увидел, что входной сигнал с общей землёй через дроссель T1 и операционник, превращается в дифференциальный.
Но нужен ли мне усилитель на входе ацп, если мой сигнал заведомо выше диапазона ацп в 2-3 раза, не подойдет ли резистивный делитель?
И какова функция дросселя T1, мне тоже не понятно.
Видимо и в правду без черной магии не обойтись...

На схеме все компоненты которые помечены "DNI" не устанавливаются (Do Not Install)
Слово "Optional" вообще означает "альтернативный" вариант, поэтому его можно смело отбросить из рассмотрения, если Вам не нужно обязательно применить OpAmp.
Все остальное обязательно к использованию если Вы хотите выжать максимум из ADC. Хотите упрощать схему, Ваше право, но если Вы делаете первый раз, может разумнее сначала сделать идеально, а уже потом выпаивать "лишние" компоненты и смотреть как изменились параметры схемы. Или сразу развести несколько вариантов, полный, усеченный и самый экономный...

Сообщение отредактировал zambezi - Apr 5 2014, 14:52

Огромное спасибо, про "DNI" никогда бы не догадался, без шуток.


Если я правильно понимаю, распределитель тактовой частоты всё же желателен для АЦП с подобным быстродействием, даже если на моей плате стоит LVDS преобразователь ICS85401
http://www.xilinx.com/products/boards/ml50...ts/ics85401.pdf
с sma разъёмами в 4 сантиметрах от предполагаемого места АЦП платы, а частоту преобразования мне менять не нужно.
И также желателен выходной буфер, даже если до входов камня-fpga 5-6 см пути через разъём.
А входной сигнал я могу поделить, допустим, пополам двумя резисторами по 25 Ом, и подать на одну ногу дифференциального входа ацп, привязав вторую ногу диф. входа на землю?

Я знал, что в субботний вечер на форуме можно встретить поддержку самых сильных специалистов.
Спасибо.

Сообщение отредактировал Ar-han - Apr 5 2014, 16:25

Попалась информация про большой джиттер fpga, порядка 300 ps, это порядка 5% от периода clock=150 MHz.
Насколько это достоверно и критично, для данной частоты?
Может ли AD9515
http://www.analog.com/static/imported-file...eets/AD9515.pdf
которая тактирует ацп на отладочной плате, выровнять clock, убрав джиттер?
Не исправляет ли джиттер LVDS преобразователь ICS85401
http://www.xilinx.com/products/boards/ml50...ts/ics85401.pdf
установленный на отладочной плате fpga?
Буду рад ссылкам на статьи или посты по этой теме.
Еще раз спасибо.

Есть формула зависимости отношения сигнал шум ADC от jitter, на странице 19, максимальный jitter который они вообще рассматривают 3ps. Из чего можно сделать вывод, Ваши 300ps это неприемлемая цифра.

AD9515 это просто буфер который раздает чистый клок. Если клок идет с большим джиттером, буфер его транслирует на выход. Методы получения клока с низким уровнем джиттера есть, но я нетвердо знаю в этой теме, поэтому советовать не буду, пускай подскажут те кто имеет опыт.

Насчет необходимости выходного буфера не уверен, 10см на частоте 150MHz не самая большая дистанция, можно сделать так, поставить буфер и развести перемычки, если что буфер снять, и перемкнуть его затем. AD поставило буфер просто для защиты чипа от безграмотного включения и для повышения нагрузочной способности ADC, что позволяет выдать нормальный сигнал даже на входы с очень высокой емкостью. Буфер точно лишним не будет...

Про однополярное включение, схема приведена на стр.15 где они пишут что не рекомендуют такое включение, но говорят для недорогих применений возможно.

Сообщение отредактировал zambezi - Apr 6 2014, 04:43

Огромное спасибо. Буду читать про ждиттер на fpga, кажется, там есть специальные тактовые цепи, GCLK, которые как раз под тактирование и заточены. Возможно, не всё так плохо, как кажется...
На 50 мгц, и 8 bit разрешения я никаких проблем не заметил...

Однозначно ставить синтезатор с малым джиттером и ФШ. Иначе затея с 14 битами бессмысленна.

Не знаю поможет или нет, вот статья про генераторы http://www.micran.ru/sites/micran_ru/data/...ynthesizers.pdf

Во-первых, почему АЦП именно этот?
У AD9254 выходная шина КМОП - на частотах 150МГц она будет шуметь, что выльется в ухудшение характеристик АЦП.
На это можно забить или побороться вырезами в земле и вставкой дополнительных последовательных буферов или резисторов.
В общем ничего страшного нет - даже без доп. мер работать будет, только с шумами и палками в спектре.
ИМХО проще взять АЦП с шиной данных LVDS - благо сейчас их полно.

Ну а так ничего страшного, частоты низкие - 150МГц всего, тактируйте от чего-нибудь с малым джиттером и сплошной слой земли под сигналами и всё должно работать.

На официальной страничке этого АЦП у производителя
http://www.analog.com/ru/analog-to-digital...ts/product.html
есть два десятка статей с рекомендациями по проектированию.
Ваши вопросы там рассматриваются довольно подробно и профессионально.
Всему, что там написано, можно верить