Нет, конфликтов не видно. Да и проверил на всякий случай, опускается в ноль только нужный CS, остальные остаются в единице. Видимо все-таки дохлая память.

а питание, земля, правильность ног (MISO, MOSI), возможные непропаи проверили?
если картинка на осциле совпадает с описанием и ответа нет, то только неправильная работа микрухи, больше ничего...

Tpu = min = 1 ms, не us

С чего вы взяли? FRAM она не такая медленная.
У меня во многих проектах используется FRAM на SPI (и на I2C). Везде на максимальной или близкой к максимальной частоте,
везде прекрасно работает. Никаких задержек между CS=0 и стартом, и стопом и CS=1 нигде нет. Все необходимые
задержки формирует SPI-модуль CPU.
Проблемы были вначале только с аппаратно формируемым сигналом CS. Когда сделал
его программным - больше проблем не было.

А у ТС какой CS? Программно формирует или от SPI-порта?
У меня проблема выражалась в том, что при частоте SPI==20МГц, DMA, аппаратном CS происходили редкие сбои.
CPU - LPC1758, LPC1778.
Выявить их удалось только осциллом причём на большой частоте в ждущем режиме - очень короткие просадки CS -
положительные импульсы порядка десятков нсек. Видимо DMA где-то не успевает. Хотя в SPI имеется FIFO.
Видимо CPU занимает шину и DMA изредка не успевает прокачать.

Из datasheet.

а точнее? Приведите выдержку.

в даташите там все наносекунды
самая длинное время деселекта 60 нСек
время между чипселектом и первым фронтом клока 10-12 нСек зависит от питания

а вот время PowerUp действительно 1 милисекунда, причем считая не от падания питания, а от момента его достаточного уровня.

http://static.uralchip.ru/content/pdfs/284/9105149.pdf

да аппаратный CS часто после каждого слова возвращает чипселект обратно, для этой памяти так нельзя,он всю посылку должен быть выбран. Но у автора на шине несколько устройств, так что вряд-ли у него чипселект аппаратный, как бы он тогда выбирал бы?

А вы знаете SPI-периферию атмеловских армов?
Вот например в OMAP L-138 SPI-порты имеют по несколько штук аппаратных чипселектов.
И ими можно рулить прямо в процессе записи в data-регистр SPI (в старших битах регистра находятся биты управления
этими CS, и вместе с операцией записи данных в порт можно устанавливать нужный CS. Там-же кстати насколько помню
можно сразу задавать какие-то задержки относительно CS, этой-же записью).
Может у атмела тоже что-то подобное есть?

В LPC CS не должен возвращаться назад после каждой записи, ибо там FIFO, да ещё DMA должно по идее успевать
подкачивать след. слово пока выдвигается предыдущее. Но не всегда видать успевает.

А правда ваша, в этом проце 4 чипселекта, вот диковинка какая... я правда сначала даже не понял как вы определили что за проц, а потом понял что в названии темы написан.

А про LPC 1768 как показала мое исследование с осциллографом для его SSP, чипселект ведет себя по разному в зависимости от скорости передачи. На одних скоростях чипселект падал на каждое слов, на максимальных на всю посылку. И зависит от того как данные лезут по DMA или через FIFO.

Haamu, Вы в итоге разобрались со своей проблемой?
У меня например после подачи команды на чтение статус регистра всегда отвечает 0x0F
Пробовал записывать и отчищать защиту от записи - содержание статус регистра (врнее, то что читается не изменяется)
Клоки, ноги проверял.