Доброго времени суток!

Требуется помощь, надеюсь поможите. Вообщем было задание разработать ISA модуль ввода\вывода на базе ПЛИС max3000a (уровень курсового проекта) собственно на старых добрых КР1533 это делалось не раз, и я уже возомнил себе, что что-то знаю, однако, как оказалось с ПЛИС все не так просто, как на первый взгялд.

Если ближе к делу, то проблема в том, что я собираю схему в квартус 2, компилирую, компиляция проходит с предупреждениями, но если зайти в RTL viewer, то оказывается что квартус меня не понял, и есть не подключенные выводы, я проверил - все линии подписаны и подключены куда надо, полазил по форумам, но ответа так и не смог найти - как решить данную проблему?






Сообщение отредактировал Stukov - May 25 2014, 08:11

Подключите их на землю или на 1...
или сделайте столько входов, сколько нужно...
Или сделайте число входов, определяемых параметром...

Не совсем понял.

я с помощью буферов коммутирую данные из разных регистров на одну шину данных, у двух буфферов судя по разводке не правильно подключены выводы, значит информация будет утеряна, нельзя к шине данных подключать нули и единицы - биты ифнормации будут же утеряны.

У Вас есть коммутатор шин. И где=-то их входы брошены в "возухе"... Вот им и надо дать какое-то определенное значение. А не подключенные выходы компилятор выбросит...
Вообще эти Ваши "веселые картинки" не совсем понятны. Хотя бы дали краткое их описание, мы же не экстрасенсы. Из модулей могут выходить только входные и выходные шины, а трехстабильные шины могут быть только на самом верхнем уровне проекта и уходить наружу. Внутри ПЛИС трехстабильных шин быть не может...

Вот в этом и проблема! у меня все входы буферов подключены (у меня не может быть висящих сигналов, потому что если я коммутирую 8 сигналов, то у меня создан буфер на 8 линий, если 4 - то 4, если 2 то 2.) , но квартус игнорирует некоторые линии и пишет NC. Была мысль, что в процессе компиляции схема оптимизировалась квартусом и потому реальная разводка ПЛИС отличается от той что я задаю графически.

Как слепой с глухим, ей богу...
Как Вы это - "реальная разводка ПЛИС отличается" определили?
Что за линии, что пишет Квартус. Можно же посмотреть и сравнить "картинку" и результат компиляции. Хотите быстрее - у меня есть скайп, включайте видео и словами объясняйте...

Дошло. Спасибо!!

убрал к чертям буферы х4 и х2, поставил х8 и занулил "лишние" входы буфера.

Вообще, если это учебный проект, то и хрен с ним.
А если для дела, то так в ПЛИС работать нельзя. Был у меня такой опыт. Просто дело в том, что ПЛИС гораздо быстрее рассыпной логики и может нахватать на фронтах лишних сигналов.
Вообще брать старые схемы и делать "один в один" - это ужасно...