Пытаюсь сделать первый проект в PCB Editor. Сделал библиотеку с корпусами в 3D. Нарисовал схему в OrCAD Capture. Затем конвертирую при помощи Create Netlist -> PCB Editor, получаю файлы:
1) netlist.log
2) pstchip.dat
3) pstxnet.dat
4) pstxprt.dat
5) pxlBA.txt

А я думал, что создастся файл с расширением .brd. Но его нет
Что дальше делать не знаю. Как из этих файлов создать проект в PCB Editor?

Открыть ALlegro PCB Editor, создать новую плату(тот самый brd), зайти в меню File -> Import Logic, указать фронт-энд тул и путь к сгенеренным выше файлам.
А, ну предварительно настроить эдитор, указав хотя бы минимум необходимых путей к библиотекам.

Пути к падам, фоотпринтам и степ-моделям указаны. А что такое фронт-энд тул? Вот принтскрин окна, какие настройки указать?


Вот еще..
в Import Logic нажимаю на Import Cadence и получаю сообщение об ошибках, суть которой, как я понял, что у символа 'CIR1600DRL1000UM' не указан пин "1". Но в Allegro Package я вижу, что Pin_Namber указан

(---------------------------------------------------------------------)
( )
( Allegro Netrev Import Logic )
( )
( Drawing : wd.brd )
( Software Version : 16.6S019 )
( Date/Time : Tue Jun 03 13:39:47 2014 )
( )
(---------------------------------------------------------------------)


------ Directives ------

RIPUP_ETCH FALSE;
RIPUP_DELETE_FIRST_SEGMENT FALSE;
RIPUP_RETAIN_BONDWIRE FALSE;
RIPUP_SYMBOLS ALWAYS;
Missing symbol has error FALSE;
SCHEMATIC_DIRECTORY 'D:/WORK/ElsterMetronica/PROJECT/TEST-EM/WD/allegro';
BOARD_DIRECTORY '';
OLD_BOARD_NAME 'wd.brd';
NEW_BOARD_NAME 'wd.brd';

CmdLine: netrev -$ -i D:/WORK/ElsterMetronica/PROJECT/TEST-EM/WD/allegro -y 1 -v D:/WORK/ElsterMetronica/PROJECT/TEST-EM/WD/#Taaaaaj05992.tmp

------ Preparing to read pst files ------

Starting to read D:/WORK/ElsterMetronica/PROJECT/TEST-EM/WD/allegro/pstchip.dat
Finished reading D:/WORK/ElsterMetronica/PROJECT/TEST-EM/WD/allegro/pstchip.dat (00:00:00.09)
Starting to read D:/WORK/ElsterMetronica/PROJECT/TEST-EM/WD/allegro/pstxprt.dat
Finished reading D:/WORK/ElsterMetronica/PROJECT/TEST-EM/WD/allegro/pstxprt.dat (00:00:00.00)
Starting to read D:/WORK/ElsterMetronica/PROJECT/TEST-EM/WD/allegro/pstxnet.dat
Finished reading D:/WORK/ElsterMetronica/PROJECT/TEST-EM/WD/allegro/pstxnet.dat (00:00:00.00)

------ Oversights/Warnings/Errors ------


#1 ERROR(SPMHNI-191): Device/Symbol check error detected.

ERROR(SPMHNI-195): Symbol 'CIR1600DRL1000UM' for device 'CIR1600DRL1000UM_CIR1600DRL1000' is missing pin '1'.

#2 ERROR(SPMHNI-191): Device/Symbol check error detected.

ERROR(SPMHNI-195): Symbol 'CIR1600DRL1000UM' for device 'CIR1600DRL1000UM_CIR1600DRL10_1' is missing pin '1'.

#3 ERROR(SPMHNI-191): Device/Symbol check error detected.

ERROR(SPMHNI-195): Symbol 'CIR1600DRL1000UM' for device 'CIR1600DRL1000UM_CIR1600DRL10_2' is missing pin '1'.

#4 ERROR(SPMHNI-191): Device/Symbol check error detected.

ERROR(SPMHNI-195): Symbol 'CIR1600DRL1000UM' for device 'CIR1600DRL1000UM_CIR1600DRL10_3' is missing pin '1'.

------ Library Paths ------
MODULEPATH = .
C:/Cadence/SPB_16.6/share/local/pcb/modules

PSMPATH = D:/WORK/Cadence/Library/My/PCB_Editor/Footprint/
D:/WORK/Cadence/Library/Dropbox/nii_allegrolib/

PADPATH = D:/WORK/Cadence/Library/Dropbox/nii_pins/
D:/WORK/Cadence/Library/My/PCB_Editor/Pins/


------ Summary Statistics ------


#5 Run stopped because errors were detected

netrev run on Jun 3 13:39:47 2014
DESIGN NAME : 'WD'
PACKAGING ON Oct 28 2013 13:12:55

COMPILE 'logic'
CHECK_PIN_NAMES OFF
CROSS_REFERENCE OFF
FEEDBACK OFF
INCREMENTAL OFF
INTERFACE_TYPE PHYSICAL
MAX_ERRORS 500
MERGE_MINIMUM 5
NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
NET_NAME_LENGTH 24
OVERSIGHTS ON
REPLACE_CHECK OFF
SINGLE_NODE_NETS ON
SPLIT_MINIMUM 0
SUPPRESS 20
WARNINGS ON

5 errors detected
No oversight detected
No warning detected

cpu time 0:00:42
elapsed time 0:00:00



Сообщение отредактировал mkru - Jun 3 2014, 05:43

Странная ошибка... не должно ее быть. Точнее если уж появляется, то должна быть с обеих сторон - и со стороны символа(т.е. футпринта) и со стороны девайса(т.е. нетлиста). Непонятно, удаленно трудно помочь будет.
А фронт-энд тул это выбранный редактор схем. В вашем случае нужно просто указать поле Design Entry CIS(Capture) в выборе Import Logic Type.

Спасибо за помощь! Хоть теперь понятна процедура.
Если я вышлю библиотеку пинов и фоотпринтов, а также dsn файл, то это поможет обнаружить ошибку?

Вообщем, проблема была в том, что у разъема были нарисованы полигоны и линии, а пина самого не было.. Там так явно не видно этого. Хотя текст "пин намбер" я как то умудрился туда вставить.. И, соответственно, это вызывало ошибку. Как то тяжко в этом редакторе начинать работать, много настроек..
Uree тебе спасибо, что помог разобраться..