встроенный HDL coder вполне читабельный код генерить, однако)

Кто-нибудь использовал Матлаб или Симулинк для реализации кодеров и декодеров на ПЛИС (интересуют коды Рида-Соломона, БЧХ, LDPC, Турбо коды) с соответствующим преобразованием в vhdl-код? Какие результаты получились? Или все же сразу на vhdl вести разработку предпочтительней?

Как в симулинке параметризируемую enabled линию задержки с отводами нарисовать, корректно кодирующуюся в HDL, кроме как из unit delay enabled набирать? В Enabled subsystem генерируется лишняя bypass схема.

+Витерби -> в крайних матлабах есть уже готовые HDL ные корки таких кодов, оптимизированные под плисовые архитектуры