hotmenu
Setup_Psc_All_On( )
{
    .......

    PSC1_lPSC_enable(0, 3);   // GPIO

    ......
}

#define SYS_BASE            0x01C14000
#define KICK0R              *(unsigned int*)(SYS_BASE + 0x038)  
#define KICK1R              *(unsigned int*)(SYS_BASE + 0x03c)  
#define PINMUX17            *(unsigned int*)(SYS_BASE + 0x164)  //PINMUX17

hotmenu
Setup_System_Config( )
{
    GEL_TextOut( "Setup PINMUX Registers... " );
    KICK0R = 0x83e70b13;  // Kick0 register + data (unlock)
    KICK1R = 0x95a4f1e0;  // Kick1 register + data (unlock)

    PINMUX17  = 0x22222222;  // LCDIO
  
    GEL_TextOut( "[My test is done!!!]\n" );
}

OnTargetConnect( )
{
GEL_TextOut( "\nAM1808 ARM Startup Sequence\n\n" );

Setup_System_Config( ); // Setup Pin Mux and other system module registers
Setup_Psc_All_On( ); // Setup All Power Domains
Setup_PLL0(); // Setup PLL0 (300MHZ ARM, 300MHz DSP, 133MHz EMIFs
Setup_EMIFA(); // Async EMIF
Setup_PLL1(); // PLL for DDR Clock
DDRConfig(132); // Setup DDR

GEL_TextOut( "\nStartup Complete.\n\n" );
}

hotmenu
Setup_Psc_All_On( )
{
int i;
GEL_TextOut( "Setup Power Modules (All on)... " );

// PSC0
PSC0_lPSC_enable(0, 0); // EDMA_CC0
PSC0_lPSC_enable(0, 1); // EDMA_TC0
PSC0_lPSC_enable(0, 2); // EDMA_TC1
PSC0_lPSC_enable(0, 3); // EMIFA
PSC0_lPSC_enable(0, 4); // SPI0
PSC0_lPSC_enable(0, 5); // MMCSD0
PSC0_lPSC_enable(0, 6); // ARM_AINTC
PSC0_lPSC_enable(0, 7); // ARM_RAMROM
// #8 not used
PSC0_lPSC_enable(0, 9); // UART0
PSC0_lPSC_enable(0, 10); // SCR0
PSC0_lPSC_enable(0, 11); // SCR1
PSC0_lPSC_enable(0, 12); // SCR2
// #13 not used
// PSC0_lPSC_enable(0, 14); // ARM

// PSC1
PSC1_lPSC_enable(0, 0); // EDMA_CC1
PSC1_lPSC_enable(0, 1); // USB20
PSC1_lPSC_enable(0, 2); // USB11
PSC1_lPSC_enable(0, 3); // GPIO
PSC1_lPSC_enable(0, 4); // UHPI
PSC1_lPSC_enable(0, 5); // EMAC
PSC1_lPSC_enable(0, 6); // DDR
PSC1_lPSC_enable(0, 7); // MCASP0
PSC1_LPSC_force(8);
PSC1_lPSC_enable(0, 8); // SATA

PSC1_lPSC_enable(0, 9); // VPIF
PSC1_lPSC_enable(0, 10); // SPI1
PSC1_lPSC_enable(0, 11); // I2C1
PSC1_lPSC_enable(0, 12); // UART1
PSC1_lPSC_enable(0, 13); // UART2
PSC1_lPSC_enable(0, 14); // MCBSP0
PSC1_lPSC_enable(0, 15); // MCBSP1
PSC1_lPSC_enable(0, 16); // LCDC
PSC1_lPSC_enable(0, 17); // EPWM
PSC1_lPSC_enable(0, 18); // MMCSD1
PSC1_lPSC_enable(0, 19); // UPP
PSC1_lPSC_enable(0, 20); // ECAP
PSC1_lPSC_enable(0, 21); // EDMA_TC2
// #22 & 23 not used
PSC1_lPSC_enable(0, 24); // SCR_F0
PSC1_lPSC_enable(0, 25); // SCR_F1
PSC1_lPSC_enable(0, 26); // SCR_F2
PSC1_lPSC_enable(0, 27); // SCR_F6
PSC1_lPSC_enable(0, 28); // SCR_F7
PSC1_lPSC_enable(0, 29); // SCR_F8
PSC1_lPSC_enable(0, 30); // BR_F7
PSC1_lPSC_enable(0, 3); // SHARED_RAM

GEL_TextOut( "[Done]\n" );
}