|
|
  |
Проблемы в 14.3.12, ошибки Clearance и Unrouted |
|
|
|
Jul 12 2014, 19:44
|

Гуру
     
Группа: Модераторы
Сообщений: 11 653
Регистрация: 25-03-05
Из: Минск
Пользователь №: 3 671

|
Цитата(ivainc1789 @ Jul 12 2014, 21:44)  Обсуждаемые "нулевые треки" - это результат работы функции Tools/Teardrops. Не верю. Видео не убедительно. Не показано, что "нулевые треки" не было до того. За всю сознательную жизнь ни разу не наблюдал такого от Teadrop. Попадал на "нулевые треки" 1 раз лет 5 назад на чужом проекте. По второму видео, так и не понял, что не так. Ну уменьшило зазор до минимальных зазоров, так это правильно
|
|
|
|
|
Jul 12 2014, 21:56
|

Профессионал
    
Группа: Свой
Сообщений: 1 175
Регистрация: 5-01-05
Пользователь №: 1 807

|
Цитата(Владимир @ Jul 12 2014, 23:44)  Не верю. Видео не убедительно. Не показано, что "нулевые треки" не было до того. За всю сознательную жизнь ни разу не наблюдал такого от Teadrop. Попадал на "нулевые треки" 1 раз лет 5 назад на чужом проекте. А вы все же поверьте . Цитата По второму видео, так и не понял, что не так. Ну уменьшило зазор до минимальных зазоров, так это правильно Да нет уж, лично меня такое "правильно" не устраивает. Пользователь вручную развел корпус TQFP с контролем всех зазоров, а потом всего лишь захотел уплотнить трассы. И AD наплодил кучку ошибок при этом, наплевав на правила. А если бы пачка проводников была штук под сто? Что, опять править потом? Зачем такое нужно? Не первый год вроде работаю в AD, но в предыдущих версиях такого точно не было. И это не единственный глюк интерактивщика. Неохота вылавливать, но плюхает он треки в последних версиях от души... А ведь очевидно, ну хочется тебе перепроложить трассы, ну сделай это, тока правила то не нарушай...
|
|
|
|
|
Jul 14 2014, 01:53
|

Эксперт
    
Группа: Модераторы
Сообщений: 1 385
Регистрация: 18-07-06
Из: Сан Диего
Пользователь №: 18 895

|
Цитата(ivainc1789 @ Jul 13 2014, 01:56)  А вы все же поверьте Подтверждаю, это действительно так! В итоге из ваших начальных сообщений: Цитата(ivainc1789 @ Jul 9 2014, 21:29)  1. Не буду описывать свои мытарства, просто подскажите, если возможно, является в этом билде полигон вообще электрическим объектом? DRC на уже законченной плате выдает кучу сообщений о неразведенной цепи GNDPWR. Проверяю на плате тщательно всю цепь - визуально соединено, местами полигоном. Ранее возможно было КП одной цепи не соединять а просто заливать полигоном и это вроде бы считалось электрическим соединением. Сейчас сплошная ругань на это...
4. То, что сделано в DesignRules Clearance - башка наверно не та у меня... Как теперь соотнести эту min clearance matrix с "родными" правилами AD ? Я так понял, хотели поддержать переход юзеров с PADs, но нафига валить все в одну кучу то??? Вызваны нолевыми регионами (а даже не треками), которые появляются в результате добавления теардропов в случае соединения дорожек со смещением. Исправим! Цитата(ivainc1789 @ Jul 12 2014, 22:44)  Есть более существенная [для меня] проблема версии 14.3. Потрачено опять много времени на ручную разводку TQFP-0.5. Алгоритм dragging с моей точки зрения работает неправильно! Или есть варианты? это действительно выглядит странно, зазор он не должен был нарушить! Тут как раз случай, когда глоссинг, который я ранее рекомендовал включить - мешает! Посмотрим в чем дело, немного позднее отпишу!
--------------------
|
|
|
|
|
Jul 19 2014, 20:04
|

Профессионал
    
Группа: Свой
Сообщений: 1 175
Регистрация: 5-01-05
Пользователь №: 1 807

|
Новая "фича" обнаружена... Цитата Поставьте Gloss = Strong (Strong требует больше ресурсов, но на мой взгляд удобнее). К сожалению, после сравнения weak как-то лучше? Думаю, с глоссингом в 14.3 просто беда... Прокомментируйте тезисы по поводу определения user defined классов цепей в редакторе схем. Верно ли, что: 1. Если цепи на разных листах, то единственный путь - установить директиву NetClass на одну или несколько цепей и передать эти изменения в PCB. 2. Если цепи вместе, нужно использовать Blanket и привязать к ней NetClass, затем передать изменения в PCB. 3. Так вот, я конечно промолчу по поводу удобства таких методов, но вопрос такой: хорошо, сделали неткласс из sch в pcb, интуитивно понятно, что теперь захотелось и width трасс также передать. Проблема в том, что передается ширина как правило для КАЖДОЙ ЦЕПИ ОТДЕЛЬНО, хотя к Бланкету уже привязан соотв. неткласс. Можно ли как-то заставить AD формировать не туеву хучу правил для каждой цепи, а всего лишь ОДНО правило для соотв неткласса? У меня как-то один раз получилось в иерархическом проекте, но повторить что-то не могу... 4. Кроме того, обнаружено, что если бланкетом сделаны нетклассы на разных листах схемы, то они нормально объединяются и передаются в PCB как один неткласс, а вот ширина трасс и наверно многие другие правила не объединяются бланкетами, а применяются только к тому бланкету, в котором определены... Таким образом, становится крайне затруднительно передать в PCB нетклассы с набором их дополнительных свойств...
|
|
|
|
|
Jul 20 2014, 07:00
|

Гуру
     
Группа: Модераторы
Сообщений: 11 653
Регистрация: 25-03-05
Из: Минск
Пользователь №: 3 671

|
Цитата(ivainc1789 @ Jul 19 2014, 23:04)  Прокомментируйте тезисы по поводу определения user defined классов цепей в редакторе схем. Верно ли, что: 1. Если цепи на разных листах, то единственный путь - установить директиву NetClass на одну или несколько цепей и передать эти изменения в PCB. 2. Если цепи вместе, нужно использовать Blanket и привязать к ней NetClass, затем передать изменения в PCB. 3. Так вот, я конечно промолчу по поводу удобства таких методов, но вопрос такой: хорошо, сделали неткласс из sch в pcb, интуитивно понятно, что теперь захотелось и width трасс также передать. Проблема в том, что передается ширина как правило для КАЖДОЙ ЦЕПИ ОТДЕЛЬНО, хотя к Бланкету уже привязан соотв. неткласс. Можно ли как-то заставить AD формировать не туеву хучу правил для каждой цепи, а всего лишь ОДНО правило для соотв неткласса? У меня как-то один раз получилось в иерархическом проекте, но повторить что-то не могу... 4. Кроме того, обнаружено, что если бланкетом сделаны нетклассы на разных листах схемы, то они нормально объединяются и передаются в PCB как один неткласс, а вот ширина трасс и наверно многие другие правила не объединяются бланкетами, а применяются только к тому бланкету, в котором определены... Таким образом, становится крайне затруднительно передать в PCB нетклассы с набором их дополнительных свойств... 1. Да. Только то что цепи на разных местах тут ни причем 2. не нужно, а можно 3. На счет "удобств" согласен. Обещают нововведения. Боюсь опять "завоют" что привыкли к старым 4. Бланкнет тут ни причем. остальное так. Только поэтому я всем рекомендовал что на схеме только классы, а в PCB правила. Я думаю вопрос будет решен одновременно с пунктом 3
|
|
|
|
|
Jul 20 2014, 19:24
|

Профессионал
    
Группа: Свой
Сообщений: 1 175
Регистрация: 5-01-05
Пользователь №: 1 807

|
Цитата(Владимир @ Jul 20 2014, 11:00)  1. Да. Только то что цепи на разных местах тут ни причем 2. не нужно, а можно 3. На счет "удобств" согласен. Обещают нововведения. Боюсь опять "завоют" что привыкли к старым 4. Бланкнет тут ни причем. остальное так. Только поэтому я всем рекомендовал что на схеме только классы, а в PCB правила. Я думаю вопрос будет решен одновременно с пунктом 3 Владимир, спасибо за ответ. Снова неприятности. Ниже прикреплен тестовый проект. Очевидно следующее: 1. Компиляция схемы проведена. Ошибок нет. 2. ECO в плату проведено. Ошибок нет. 3. Попробуйте сделать на плате сваппинг пинов 1 и 2, затем 3 и 4 на разъеме XR1. 4. ECO в схему идет с ошибками. Прошу подтвердить/опровергнуть и по возможности объяснить причину...
PCB_Project__20.07.2014_23_09_54_.zip ( 472.26 килобайт )
Кол-во скачиваний: 61
|
|
|
|
|
Jul 21 2014, 02:50
|

Эксперт
    
Группа: Модераторы
Сообщений: 1 385
Регистрация: 18-07-06
Из: Сан Диего
Пользователь №: 18 895

|
Цитата(ivainc1789 @ Jul 20 2014, 22:24)  Владимир, спасибо за ответ.
Снова неприятности. Ниже прикреплен тестовый проект. Очевидно следующее: 1. Компиляция схемы проведена. Ошибок нет. 2. ECO в плату проведено. Ошибок нет. 3. Попробуйте сделать на плате сваппинг пинов 1 и 2, затем 3 и 4 на разъеме XR1. 4. ECO в схему идет с ошибками. Прошу подтвердить/опровергнуть и по возможности объяснить причину... В AD не реализован механизм сваппирования выводов между секциями, хотя конечно странно что он дает это начать делать и пытается продолжить. Вы поменяли выводы, а он в ECO пишет, что пытается переставить местами секции. По идее такой сценарий должен быть не доступен... Цитата(ivainc1789 @ Jul 19 2014, 23:04)  Новая "фича" обнаружена... К сожалению, после сравнения weak как-то лучше? Думаю, с глоссингом в 14.3 просто беда...
Прокомментируйте тезисы по поводу определения user defined классов цепей в редакторе схем. Верно ли, что: Фича "хорошая", спасибо! Очень похоже, что полигон был создан в одной из первых сборок 14.3, а редактируется в последней? Там была одна проблема с лишними точками. Чтобы выловить эту ошибку нужен ваш полигон. Глоссинг всегда можно включать и выключать по клавише TAB во время трассировки или редактирования. Weak лучше при трассировке, Strong чаще бывает лучше при редактировании. Проблемы есть, согласен, но тут в последнее время почти ничего не менялось, а лишь планируется. По классам цепей Владимир все верно сказал. Обозначенные проблемы известны.
--------------------
|
|
|
|
|
Jul 23 2014, 13:39
|

Профессионал
    
Группа: Свой
Сообщений: 1 175
Регистрация: 5-01-05
Пользователь №: 1 807

|
Цитата(ClayMan @ Jul 23 2014, 17:25)  Как это проверить? Я чисто физически курсором туда попасть не могу. 1. Попробуйте сделать новый файл PcbDoc. 2. Старый отключить из проекта. 3. Сделать ECO в плату. 4. Тщательно проверить, присутствует ли проблема. 5. Если проблемы нет, как snippets добавить содержимое старого файла. 6. Снова проверить... Желательно сделать видео, если обнаружите 100% повторяемость и сохранить проект. Я вот свой "битый" полигон не сохранил, в Истории тоже только исправленная версия... А жаль, вдруг разработчики поправили бы...
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|