Всем доброго дня.
Ни разу не прикручивал DDR к циклону, но все случается когда то в первый раз. Чтобы учится на чужих ошибках, вопросы к сообществу (понятно, что доки надо читать, и я их почитаю конечно, поэтому ответы ожидаю так, на вскидку):

1. Заводятся ли какие ноги DDR (кроме клока) на специальные ноги ПЛИС (циклон 3) или можно просто на IO раскидать ?
2. Клок заводим на DDR с выхода PLL, чтоб фазу покрутить можно было?
3. Хочу использовать вот такую DDR : здесь описание. Сдружится ли она с DDR контроллером НИОСа (V9.1)?
4. Интерфейс у этой DDR написано LVCMOS, стало быть согласованные линии не нужны? Располагать DDR буду в 5мм от ПЛИС, дорожки будут минимальные.
5. Еще кто на какие грабли наступал?

Заранее благодарен!

на вскидку так...

0. Лучше посмотреть в сторону DDR2

1. DQ, DQS группы заводятся на специальные ноги в пределах одного банка. см PIN OUT на соотв. циклон
выравнивание линий в пределах dqs групп а также клок, адрес, команды являются отдельной группой и выравниваются независимо от DQ(S) линий.
терминаторы ставить необязательно если расстояние не больше 2,5" (хотя для ДДР1 не уверен) и тем белее один чип. импеданс линий 50-60 Ом(для ддр2)

2. Я делал именно так. но крутить ничего не пришлось, заработало сразу

3. у первых ДДР SSTL25. => когда соберете систему, то вам нужно будет выполнить сгенерированный tcl с настройками выходов. как раз на SSTL25. Как это будет работать с вашим чипом и тем более под версией 9,1? - честно, не знаю
Что касается настроек контроллера под конкретный чип.. если ваша микросхема отсутствует в списке контроллера, то не беда, создаете .xml (заполняете табличку с параметрами) и все Но с ними еще разобраться нужно.

Вообще самое простое это поставить чип который есть либо на отладках, либо в списке контроллера. Но все же.. лучше посмотреть в сторону ддр2

Спасибо!
А какую DDR II ставили? На циклон? Чего-то зашел я в сопц билдер - там говорит что DDR и DDR II контроллеры циклоном 3 не поддерживаются, циклон2, стратиксы только... Попробую в Q11...

ставил на 4й. 2 х 16 MT47H64M16HR-3IT:H и одну MT47H16M16BG-3 IT:B TR. 3й тоже должен работать
есть же отладки C3+DDR2

Подскажите еще, как Vref делали? Отдельный стабилизатор на него? Посмотрел схему от отладки на ep3c120 с DDR2 - там отдельный стабилизатор TPS51100 на терминаторы и на Vref стоит.
И еще вопрос: сами дорожки должны быть с согласованным на 50 ом импедансом, или достаточно провести дорожку и терминировать ее? В смысле контроль импеданса нужен ли при изготовлении платы? DDR2 думаю запускать на 100-133МГц.

Я работаю на 150 МГц. на меньшей частоте память может не работать нужно смотреть чип. Тем более что медленные спидгрейды становится проблематично найти. Для таких частот и небольших расстояний, а тем более если одна микросхема(!) терминаторы можно не ставить. Т.к. они ставятся на Адреса-команды где идет Т-образная разводка на несколько чипов. Vref сделал просто делителем. на дешевых отладках именно так и делают. (см. схему отладки spartan6 - starterkit.ru). Импеданс дорожек 50 Ом, контроль не нужен. Главное с DQ-DQS-DM группами разобраться. уж больно у альтеры мудрено там . Квартус вечно ругается что там чето не в той группе находится.