я правильно понимаю, что скачивая квартус, скачивается два файла- сам квартус и файл железа

МоделСим - это симулятор.

я не знаю, я 13-ую версию не ставил, мне и под 9.1 хорошо.
ModelSim - это программа для моделирования схем.

есть циклон 3
EP3C10
и циклон 4
EP4CE10

ячеек одинаково у них. В чем разница между семействами?

А Вы не хотите скачать две pdf-ки и прочитать?

http://www.altera.com/literature/lit-cyc3.jsp
http://www.altera.com/literature/lit-cyclone-iv.jsp

пока что инфы много, сразу куча вопросов.
по-потихоньку разбираюсь. Даташиты тоже прочитаю

Сам я но вичек. Но уже прошул путь старта.


Думаю ваш вариант с EP4CE6E22C8N подойдет. Хотя надо быть повнимательнее и всё чательно проверить.


Altera рекомендует USB-Blaster. Правда у китайцев почему-то очень много модификаций. Распиловка стандартная JTAG.


Зависит от кода. В любом случае изменения есть. Но не такие глобальные. И как правила перенести легко.


Выбор хорошей. Только у вас уже есть проект и он на чём то написан вот тот язык и брать.
Помимо Verilog надо будет и VHDL - тоже учить.


Выбор надо делать от задачи. Смотреть на все. Вентили, блоки ресиверов, частота и тд.


Флешь у ПЛИС внешняя. В отладочной плате CoreEP4CE6 она находится с обратной стороны платы, называется EPCS16SI8N.
Шьется флешь, ПЛИС конфигурируется. То что там в описание нет беспокоится не стоит циклоны 3,4 и их флешь имеют интерфейс JTAG так что проблем быть не должно.

Квартус лучше ставить по максимому. Лучше всего платный. Помимо самого квартуса понадобится симулятор для NIOS и набор данных под устройства.
Можно конечно доставить отдельно, но что-то мне не понравилось так что лучше переставить.


Поколения разные. Энергопотребление, скорость. Плюс блоки некоторые усовершенствовали, изменили.
Но тут надо смотреть детально на конкретное устройство, так как по семействам трудно с ориентироваться.

да, спасибо. Прояснется по-тихоньку.
квартус платный где скачать?) таблетированный т.е.)
где берутся стандартные элементы какие-нибудь? Например, тот же ethernet? Или SPI, например? Уверен, что не пишут их сами каждый раз.

Либо из MegaWizard Tools->Plug-In Manager там все IP-ядра. Либо в Tools->Qsys собираете систему с Nios II.

В этом случае Verilog - худший выбор. Ибо begin-end есть и там и там, но в верилоге его больше

Они, как правило, платные, умеют в демонстрационном режиме работать, час работают и умирают.

Посоветуйте литературу по верилогу с алтерой. До того писал на Си и пока что вообще не ясно, как на уровне схем что- то создавать. Тот же эзернет модуль- как его описывать? Или как во внешней микре регистры программировать. Здесь другой подход, все не так как в МК. Нужно что- то подобное, как на Си было достойно для изучения :
Крупник- изучаем Си
Керниган Ритчи ( букварь)

chu pong - fpga prototyping by verilog examples - правда там для хилых, но в принципе все одно и тоже.
harris & harris - digital design and computer architecture - крутой учебник, который рекомендовал сам паттерсон

Зато Verilog почти от С не отличиш


Постановка задачи равносилен следующиму:
Я рисую цветочки в графическом редакторе, какую мне книжку прочитать чтобы создавать Windows приложения с красивым графическим интерфейсом.
Хочу быстренько состряпать редактор с новыми фишками, а-то готовые продукты не нравяться.
Слышал, есть возможность графического ввода алгоритмов, мне так проще после рисования....
------------
"пока что вообще не ясно, как на уровне схем что- то создавать" - вот это ключивой вопрос...
То чем вы собираетесь заниматься к програмированию вообще никаким боком.
язык Verilog - он только используется для описания заранее придуманной схемы электрической принципиальой
harris & harris - digital design and computer architecture - хорошая книга для старта
------------
"Тот же эзернет модуль- как его описывать?"
1) сначала читаем пару тыщ страниц невнятного стандарта который описывает Ethernet протокол, особенно ту часть которая реализоваться должна аппаратно - MAC уровень.
ну это примерно как изучить архитектуру Windows на уровне системного програмиста....
2) Придумываем схему электрическую принципиальную (как соединить логические гейты И\ИЛИ\НЕ чтобы реализовать логику протокола).
Это похоже на то, как скомпоновать с if\for\case логику протокола.
3) Далее описываем эту схему синтезабельном подмножестве языка Verilog.
4) С учётом сложности Ethernet надо-бы верифицировать это....
Вот верификация таки похожа на програмирование. В данном случае лутше использовать язык SystemVerilog (это типа C++) и соответственно есть смысл использовать уже придумманую библиотеку классов типа UVM (типа MFC под винду).
5) Грузим исходники в квартус и жмём зелёную кнопку (типа компилим исходник).
Дальше квартус сам вам и ПЛИС подберёт и прошивку для неё выкотит (это то чё с конфигурационной флешки потом в ПЛИС втянется, типа прошивки ROM в микроконтроллере).
остальными деталями пока не надо заморачиваться (типа условия эсплуатации, тайминг констрейны и т.п - это всё настроено по дефолту, типа как опции линкера и мейка под винду)

И всё - дело в шляпе.

Когда перестанут рассказывать эту сказку?
Код на Верилоге для меня выглядит как УГ. Код на Си не выглядит. Почему, я вас внимательно спрашиваю?