Здравствуйте!

Имеется проект, в котором параллельные данные(16 каналов) с плис Cyclon III передаются микросхеме SERDES, попутно с ними клок 125 МГц, сдвинутый на 180 градусов. Хотелось бы передавать клок с PLL через вывод PLL_CLKOUT.
Пока не могу понять в каком режиме при этом должен работать PLL и как добиться нужного сдвига фаз между данными и тактовой.
Была мысль сделать так: внутренности плис тактировать с выхода с1 PLL, наружу подавать сигнал c выхода с0, при этом задать в настройках PLL сдвиг на 180 градусов. Как при этом дело будет обстоять с задержками между выходным клоком, с1 и соответственно данными?
Опыта работы с PLL мало, выравнивание задержек тоже толком не занимался, так что подскажите общие принципы, в какую сторону смотреть, где прочесть, а там думаю сорентируюсь