Здравствуйте!

В проекте прокладываю линии Multi-Gigabit Transceiver(MGT) между двумя плисинами Spartan-6. MGT есть дифпара импедансом 100 Ом.

Прочитал на форуме вот такую вещь: "За счет зазора трасса-плэйн сбоку обеспечивается импеданс в районе 50 Ом." (речь шла об униполярном сигнале DDR2)
http://electronix.ru/forum/index.php?showt...12997&st=30

Предположил, что импеданс дифпары также зависит от зазора до окружающего ее плэйна.
Вопрос к форумчанам-профессионалам, влияет ли величина зазора между LVDS парой и плейном на ее импеданс?

В различных софтах можно рассчитать импеданс линий stripline/microstrip, то есть рассчитывается импеданс линии по стеку платы. Импеданс, как известно, зависит от ширины проводников, расстояния между ними, диэлектрика между слоями, расстоянием до опорного/опорных слоя/слоев. Но нигде не нашел расчета импеданса дифпары с учетом окружающего пару плейна.

Решил проверить в Mentor Expedition PCB. Изменяю зазор, импеданс пары не меняется. Для отображения реального импеданса LVDS пары на разведенной плате в CES пользуюсь командой Data->Actuals->Update All.
Вопрос: Неужели ментор не учитывает окружающий дифпару плэйн при расчете импеданса, либо CES настроен неправильно, либо импеданс не зависит от зазора и ментор прав?

Если влияет, как оценить изменение импеданса? Какой должен быть зазор, чтобы импеданс дифпары не изменялся (в пределах 5%).

Зачем мне вообще это надо.
В книге High-Speed Serial I/O Made Simple (A Designer's Guide with FPGA Application) на стр. 78 написано
"Ground guards between pairs
Another technique is to route a ground guard in parallel to the differential traces. Tying the guard
plane back to the reference plane using a via in parallel to the trace often improves this shielding
method (Figure 4-28)." Отсюда я подчерпнул идею использовать земляные прослойки между высокоскоростными линиями MGT для уменьшения их взаимного влияния. Ведь линии магнитного поля, существующие вокруг проводников, заканчиваются на земле, окружающей проводник. В то же время терзают сомнения, не изменит ли достаточно близко расположенные к дифпаре ground guards импеданс самой линии.

Как найти идеальное расстояние от gnd guard до lvds пары? Земляным guard-полигоном я вынужден разделять пары, т.к. не удается из разнести достаточно далеко, свободного места на плате очень мало.

Буду благодарен за обратную связь!

хорошо, форумчанам спасибо за полезный диалог!

Ну да gtlhf, не вопрос через пол годика узнаем как идет 10 гигабит на двухстороннем FR4 1.6мм толщиной.

насколько у Вас маленькие зазоры в долях мм, если не секрет? PCBtech, к примеру, в технологических возможностях в разделе продвинутые указывают минимальную ширину зазора 0,05 мм, меньше не сделают. Фольга 70 мкм для такой толстой платы в принципе не проблема. Подобрал параметры дифпары, зазор до плейна (0,15 мм) получился больше зазора между дорожками (0,1 мм).

OPs . запамятовал подброшу рисунок завтра.
да и эпсилон не 4, это если только выше 10Гигагерц , там должно быть четыре.

Во здесь. А зазорчики мда, в районе 0.15мм

что эти графики показывают и почему на них несколько импедансов? моделировать пока не учился, небольшой ликбез (мастеркласс) проведите, пожалуйста

Сообщение отредактировал kappafrom - Oct 29 2014, 18:26

Это я запустил свип, те посмотреть согласование для различных нагрузок. Конечно это
чиста RF дела но они коррелируют. В нашем случае лучшей является 100 ом и зеленая
линия и согласование и потери в норме, можно сказать. Плохо 150 и 75 остальное терпимо.
Виасы и земля в деле, убрав их появляются всякоразно паразиты.

окей, рассчитать импеданс дифпары на параллельном участке по стеку и окружающим плейнам теперь не проблема, благо Si9000 подсказали. но как быть с расчетом импеданса в местах, где линия теряет красивую форму (вблизи разъемов особенно). здесь абстрактным расчетом не обойтись, нужно смотреть непосредственно в проект. Ментор на дорожках, некрасиво входящих в разъем, насчитал разброс импеданса от 100 до 160 Ом. Насколько можно доверять расчетам ментора в таком случае? В какой специально заточенный под эти цели софт выгрузить проект, чтобы проверить импеданс разведенных дорожек вблизи разъема ? Сейчас развожу дифпары по 100 Мгц. Ранее плата паялась на разъемы корпуса витой мгтф-ной парой (что уж там творилось с импедансом и предположить страшно, но работало железобетонно). Нынче этот адский монтаж в корпус планируем заменить цепочкой SMD_разъем-шлейф-разъемная плата. Сбоку SMD разъема, где удается красиво отвести пару, с импедансом все норм, разумеется. В старый проект нельзя было по-другому пары разложить, проблем бы не было, если одна пара входила бы в одну сторону разъема

тому кто распиновку разъема прописывал - руки оторвать за то что он сделал с дифпарами.
и это... в догонку так сказать, где земли для дифпар в разъеме?

это конечно да, но там стоял раньше сквозной IDC, точнее дырки от него, в которые витые пары паялись. мы наблюдаем результат замены на SMD со старой распиновкой.
хотите, чтобы каждая пара была отделена землей?

Сообщение отредактировал kappafrom - Nov 7 2014, 17:02

если у вас настолько всё запущено, то ваши "дифпары" - никогда дифпарами не будут в полном смысле этого слова. Земля через другой разъем - оказывает такой же эффект как разрыв планового опорного слоя.

м, не знал. а одной земли на 8 дифпар в разъеме хватит? или надо для каждой пары? вообще 2 пада (17 и 18 на земле сидят, не подкрашены просто, не выключил слой пасты)

почитал и скажу, что для таких скоростей увеличение пути возвратного тока на полразъема для самых дальних от земли дифпар - не беда. да и соседний разъем близко. такой эстетизм на мультигигабитных линиях к месту

Сообщение отредактировал kappafrom - Nov 7 2014, 17:27

и хватит ли одной земли в разъеме на 8 дифпар по 100 Мгц?
подскажите, пожалуйста

Сообщение отредактировал kappafrom - Nov 10 2014, 09:57

Загрузите в HyperLynx да посмотрите.
Из него же можете сделать извлечение любой области платы и передачи ее в HL3D для более точного анализа в 3D солвере (если это вообще нужно в данном случае - в чем я сильно сомневаюсь). А вообще в таких случаях надо не импеданс вымерять, а анализировать (моделировать) целостность сигнала в цепях.

1) c форума: http://electronix.ru/forum/index.php?showtopic=98771
fill: "Если собираетесь моделировать цепь от\до разъема, то все пины цепи должны иметь модель ИЛИ надо делать многоплатный анализ, т.е. цепь продолжается далее через разъем до приемника\передатчика на др. плате."

Как моделировать целостность сигнала от микросхемы до разъема?
"IBIS-модель (англ. Input Output Buffer Information Specification) — метод представления информации о буферах ввода-вывода интегральной микросхемы".
Что из себя представляет модель разъема?

__
http://www.eurointech.ru/index.sema?a=pages&id=24
"...разъемы заменяются линиями передачи..."
то есть без приемника не обойтись и нужен многоплатный анализ?

___________


2) еще вопрос к форумчанам по IBIS модели
скачал Spartan-3AN (IBIS):
http://www.xilinx.com/support/download/ind...ries-fpgas.html
Среда моделирования: HyperLynx.
В списке модели есть следующие технологии сигналов: BLVDS_*; DIF_HSTL_*; DIF_SSTL2_*; HSTL_*; LVCMOS_*; LVDS_*; LVPECL_*; LVTTL_*; MINI_LVDS_*; PCI33_*; PCI66_*; PCIX_*; PPDS_*; RSDS_*; SSTL2_*; TMDS_*. Для моделирования мультигигабитных линий MGT выбирать LVDS? Фронты MGTшных драйверов ведь покруче будут.


Сообщение отредактировал kappafrom - Nov 12 2014, 13:12