| |
|
  |
 Cyclone V Soc, покупаем готовую плату |
|
|
|
|
 Jan 13 2015, 08:32
|
Частый гость
Группа: Участник
Сообщений: 136
Регистрация: 3-09-09
Пользователь №: 52 178
|
Цитата(torik @ Jan 12 2015, 14:32)  Нашел вот такой девайс: http://www.devboards.de/en/home/boards/pro...ticle/dbm-soc1/Кто-нибудь покупал такое, возможно купить? Или может есть что-то подобное, доставабельное... в целом надо ethernet-1000 и несколько десятков пинов fpga... SoM'ов на Altera SoC понаделано достаточно много. Вот малая часть: http://www.altera.com/devices/processor/so...tem-module.htmlВ РФ есть такая штука: http://inmys.ru/products/15226233Несколько проектов на этой плате уже сделано. + есть несколько местных компаний, которые сделали SoM'ы под свои нужды (есть и Arria V SoC и cyclone V SoC) и нигде их не представили. Но в принципе - есть возможность выйти на них и пообщаться. Если есть интерес - пишите в личку. По покупке пишите в российский EBV Elektronik. Devboards это их тема.
|
|
|
|
|
|
|
|
Jan 14 2015, 10:29
|
Знающий
Группа: Участник
Сообщений: 527
Регистрация: 4-06-14
Из: Санкт-Петербург
Пользователь №: 81 866
|
Цитата Несколько проектов на этой плате уже сделано. Уже с полным использованием HPS части? Не знаете под линухом или baremetal проекты? через что проц грузят на плате? Сейчас сам разбираюсь с HPS, пока не понятно, что реально рабочее можно с ним сотворить...
|
|
|
|
|
|
|
|
Jan 14 2015, 11:00
|
Частый гость
Группа: Участник
Сообщений: 136
Регистрация: 3-09-09
Пользователь №: 52 178
|
Цитата(serjj @ Jan 14 2015, 13:29) Уже с полным использованием HPS части? Не знаете под линухом или baremetal проекты? через что проц грузят на плате? Сейчас сам разбираюсь с HPS, пока не понятно, что реально рабочее можно с ним сотворить... Есть и линукс и baremetal. Там вместе с модулем и отладкой получаете собранный под нее линукс и несколько готовых примеров. По умолчанию там с QSPI, если не ошибаюсь, идет загрузка. Вот отладочная борда, кстати: http://inmys.ru/products/15226236Bootselect заведены на переключатели, поэтому с режимами загрузки можно поэкспериментировать - загрузиться из SD, по сети, из FPGA, из флеша. >>Сейчас сам разбираюсь с HPS, пока не понятно, что реально рабочее можно с ним сотворить... Можете сотворить с ним все, что и с любым другим ARM Cortex-A9
|
|
|
|
|
|
|
|
Jan 14 2015, 11:57
|
Частый гость
Группа: Участник
Сообщений: 129
Регистрация: 29-10-09
Из: Карелии
Пользователь №: 53 301
|
Цитата(serjj @ Jan 14 2015, 15:51) Пробовали грузить HPS из FPGA OCRAM? Я не силен в линуксе, поэтому пока стандартная загрузка с sd-карты..
|
|
|
|
|
|
|
|
Jan 14 2015, 12:28
|
Знающий
Группа: Участник
Сообщений: 527
Регистрация: 4-06-14
Из: Санкт-Петербург
Пользователь №: 81 866
|
Цитата Я не силен в линуксе, поэтому пока стандартная загрузка с sd-карты.. Да я тоже не силён, пытаюсь простейший preloader стартовать с памяти FPGA, если появятся какие-то идеи по вопросу, велком в тему FPGA boot  Возник вопрос по заведению резета на HPS.. Я вот как делаю (в топе): Код .hps_cold_rst_reset_n ( HPS_RESET_n ),
.hps_debug_rst_reset_n ( HPS_WARM_RST_n ),
.hps_warm_rst_reset_n ( HPS_WARM_RST_n ), Соответственно в компоненте HPS в Qsys вытянул резеты наружу. При этом, если я делаю асигменты на ножки резетов, Quartus ругается, что они размещены неправильно, в итоге оставил их без асигментов, он назначил их сам. Вопрос, правильно ли я использую резеты. У меня плата Arrow SoCkit, но того же терасика, я думаю на наших платах резеты должны быть сделаны одинаково и в проекте они должны подключаться одинаково. Как сделано у Вас? На Altera Wiki набрёл на статью AlteraWiki, там пишут "Press the HPS Cold Reset button", после чего начинается загрузка из FPGA с логом в терминал, profit... У меня есть идея, что как-то не так я подключаю резеты. Автору, сорри за оффтоп...
|
|
|
|
|
|
|
|
Jan 14 2015, 12:49
|
Частый гость
Группа: Участник
Сообщений: 129
Регистрация: 29-10-09
Из: Карелии
Пользователь №: 53 301
|
Цитата(serjj @ Jan 14 2015, 16:28) Да я тоже не силён, пытаюсь простейший preloader стартовать с памяти FPGA, если появятся какие-то идеи по вопросу, велком в тему FPGA boot Возник вопрос по заведению резета на HPS.. Я вот как делаю (в топе): Код .hps_cold_rst_reset_n ( HPS_RESET_n ),
.hps_debug_rst_reset_n ( HPS_WARM_RST_n ),
.hps_warm_rst_reset_n ( HPS_WARM_RST_n ), Соответственно в компоненте HPS в Qsys вытянул резеты наружу. При этом, если я делаю асигменты на ножки резетов, Quartus ругается, что они размещены неправильно, в итоге оставил их без асигментов, он назначил их сам. Вопрос, правильно ли я использую резеты. У меня плата Arrow SoCkit, но того же терасика, я думаю на наших платах резеты должны быть сделаны одинаково и в проекте они должны подключаться одинаково. Как сделано у Вас? На Altera Wiki набрёл на статью AlteraWiki, там пишут "Press the HPS Cold Reset button", после чего начинается загрузка из FPGA с логом в терминал, profit... У меня есть идея, что как-то не так я подключаю резеты. Автору, сорри за оффтоп... Я использую подключение ресетов как в эталонном проекте от терасика 
ghrd_top.v ( 17.21 килобайт )
Кол-во скачиваний: 272
Сообщение отредактировал chirik - Jan 14 2015, 12:52
|
|
|
|
|
|
|
|
Jan 14 2015, 13:13
|
Знающий
Группа: Участник
Сообщений: 527
Регистрация: 4-06-14
Из: Санкт-Петербург
Пользователь №: 81 866
|
Цитата Я использую подключение ресетов как в эталонном проекте от терасика Хм, для Arrow такого проекта не имеется... А можете выложить еще файлы hps_reset.v и altera_edge_detector.v, плз? ЗЫ: с кнопки резет разве не заходит? Смутило вот что Код // input HPS_RESET_N, И то что модуль hps_reset имеет только выходной резет реквест: Код hps_reset hps_reset_inst (
.source_clk (CLOCK),
.source (hps_reset_req)
);
Сообщение отредактировал serjj - Jan 14 2015, 13:21
|
|
|
|
|
|
|
|
Jan 15 2015, 07:02
|
Знающий
Группа: Участник
Сообщений: 527
Регистрация: 4-06-14
Из: Санкт-Петербург
Пользователь №: 81 866
|
Цитата Вот reference design для DE1 SOC Спасибо!
|
|
|
|
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
