Ищу литературу о том, как была разработана идея построения микроконтроллеров/микропроцессоров. Почему внутри они имеют сходные структурные части и т.д
Так нашол только как появились разыне структуры микроконтроллеров (гарвардская и др. (забыл какого вуза - там вся память и стек вместе )).

Не ВУЗ'а, это архитектура фон Неймана
Основоположники 8-ми битового микропроцессорного строительства - Интел особенно не делился соображениями, почему они сделали довольно кривую архиектуру 8080,
MOS (6502) и Motorola (6801) также на этот счет много не писали. Известно только, что 6502 проектировали имея ввиду максимальное удешевление.

т.е. разработчики просто придумали свою архитектуру и это не сопровождалось научными статьями, конференциями и т.д.?

структуру можно увидеть в даташите, а вот почему она такая?

Вообще в этом вопросе очень много не логики, а "историзма" из серии как диаметр американскокой ракеты-носителя Сатурн-5 связан с шириной конской задницы (типа элементы ракеры дожны проходить через ЖД тоннели, ширина тонеля зависит от ширины вагона, ширина вогона зависит от ширины колеи, а ширина колеи выбиралась когда создавались конки, то есть ширина двух лошадей в упряжке ) .

Так нашол только как появились разыне структуры микроконтроллеров (гарвардская и др. (забыл какого вуза - там вся память и стек вместе )).

Принстонская, она же фон Неймана.

Помимо БИС микропроцессора, в МК входят также БИС таймера КР580ВИ53, контроллера прерываний КР580ВН59, параллельного интерфейса КР580ВВ55 и последовательного интерфейса КР580ВВ51. Для таких МК характерна организация, названная в честь известного американского ученого архитектурой фон Неймана. В ЭВМ такой архитектуры программы и данные располагаются в едином адресном пространстве памяти и никаких признаков, указывающих на тип информации, не несут. Содержимое ячейки памяти интерпретируется оператором обработки, в качестве которого выступает код операции команды.

Таким образом, память программ (Code Segment - CSEG) и память данных (Data Segment - DSEG) для ахитектуры фон Неймана являются совмещенными; ячейки памяти адресуются единым кодом адреса, размер которого определяется объемом этой памяти. Как показывает практика составления управляющих программ, основная их часть связана с обращением к памяти данных DSEG что в случае совмещенной памяти приводит к необходимости формирования многоразрядного исполнительного адреса. Это обстоятельство уменьшает эффективность использования адресной части команды, увеличивает объем программ и уменьшает скорость их выполнения.

Однокристальные микроконтроллеры интегрируют на одном кристалле процессор, память, устройства ввода-вывода и средства поддержки работы в реальном масштабе времени. Для ОМК вопросы архитектурной оптимизации являются первостепенными, поскольку их ресурсы весьма и весьма ограничены.

В однокристальных микроконтроллерах используется так называемая Гарвадская архитектура, разработанная в Гарвардском университете США специально для ОМК. Согласно концепциям этой архитектуры память программ CSEG и память данных DSEG имеют раздельные адресные пространства, при обращении к которым используются различные механизмы адресации. Это позволяет реализовать компактное кодирование набора машинных команд и, следовательно, экономно использовать память данных.

Согласно требованиям Гарвардской архитектуры находящаяся на кристалле физическая память МК делится на постоянную (для записи программ) и оперативную (для хранения изменяющихся данных). Содержимое памяти программ формируется либо на заводе-изготовителе ОМК (масочное программирование), либо с использованием программатора пользователя (электрическое программирование). Для различных ОМК объем ПЗУ программ колеблется в диапазоне от 1 до 8 килобайт, ОЗУ данных от 64 до 256 байт.

Из курса МПТ мне известно вот что:
Есть Гарвардская архитектура и Фон Неймановская. Главное отличие первой от второй – это, то, что память программ и данных физически и логически разделены, в отличии от второй.
В подтверждение моих слов вот выдержка из лекции: