Ссылку я уже дал.

А зачем вам такой житер? Если я прав, то SNR от житера и входной частоты считается так:
SNR = -20*log(2*pi*tj*fs)
tj - житер(RMS)
fs - сигнал на входе АЦП.

для tj=0.2, fs=100E6 получаем SNR = 13 бит
для tj=1, fs=100E6 получаем SNR = 10.6 бит
для tj=0.2, fs=100E6 получаем SNR = 7.3 бит

Можно еще так(взято из TI апликухи "HIGH SPEED DATA CONVERSION"):
Aperture induced noise
= (signal rate of change)(aperture jitter) = (de/dt)(tA) = (FS)(p)(f)(tA)

Assume a 12-bit ADC with a sampling rate of 20MHz.
FS = 4096LSB, f = 10MHz, tA = 2.2ps.
Aperture induced noise = (4096)(p)(tA) = (4096)(p)(10E6)(2.2E–12) = 0.28LSB

Пусть для вас будет так: FS=4096 (12 бит АЦП), сэмплируете на 200МГц, входная частота сигнала 100МГц, житер равен 1пс:
(4096)*pi*(100E6)*(1E-12)=1.287;
Эффективные биты равны = 12-1.287 = 10.713, что совпадает с расчитанным ранее SNR!!!


Думаю что получить житер в 0.2 фемтосекунды нереально. Тут надо необходимостью руководствоваться.

 lan20.zip ( 14.87 килобайт ) Кол-во скачиваний: 255
Может быть несколько не в тему...
Делая плату с АЦП на 100МГц, да с начала и на 50МГц со сравнительно большим динамическим диапазоном проводил ряд экспериментов с различными генераторами, их разводкой, ФАПЧ со схемами компенсации джиттера...
итоговое резюме: все плохо, кроме некоторых КОНКРЕТНЫХ кварцевых генераторов.
Маленькая проблема, которая осталась за кадром - на все печатные дорожки платы идет наводка, эфирная (там, где мы работали просто "пёр" сигнал ТВЦ), самого АЦП, схем обработки (буфер + схема адресации), интерфейс, в итоге у меня так получалось, что даже при АККУРАТНОМ печатном монтаже на цепи коррекции шла наводка - и все было еще хуже (значительно!). По этому работа по компенсации приводила к ухудшению.
При попытке поделить тактовую частоту для АЦП происходило явление модуляции фазы CLK частотами кратными и производными несущей.
Выбор буфера: после теоретических исследований практика показала - 74АС и подобные КМОП и биКМОП это "Г", значительно лучше - 74F, а самые лучшие буфера - mc10EL16 и подобные. Еще раз - это мой практический опыт и не буду оспаривать, если кто то получает другие данные - на то это и конференция по обмену опыта (опыт Ивана Сусанина не в счет).
Если интересно посмотрите файл данных , где АЦП работает на частоте 50МГц, а входной сигнал = 5.010МГц. БПФ 131072 точки без усреднения в окне BH-7. Данные реально получены внутри компьютера (!) на нашей плате.
С уважением, Николай. nicom@ru.ru

To Major

Спасибо за ссылку и информацию.

А зачем такой jitter?

У меня есть evaluation board from AD AD10678.
Это 16-Bit, 80MSPS A/D Converter
Так в требованиях написано что нужен low jitter clock source, typically <1ps.
А на борду уже стоит MC10EL16D а у него jitter 0.7ps Теперь считаем 1-0.7 = 0.3 ps А еще на проводах набежит. Вот я пытаюсь найти oscillator с маленьким jitter-ом.
Или я не туда рулю?
Если это не возможно сделать и есть реальные объяснения почему, буду только рад.

По формулам получается для моего примера

Частота самплинга АЦП 50MHz
АЦП 16 бит
На входе будет стоять фильтр который подавит частоты выше 1MHz до уровея неразличимого для АЦП (шум квантования)
A=20*Log[sqrt(1.5) * 2^B]
B - количество битов АЦП.
Получаем по формуле давить надо до 98 dB.

Дальше по формуле от Major
tj - 1ps -> 1E-12s
fs - 1MHz -> 1E6
65536 * 1E6 * pi * 1E-12 = 0.2059
Эффективные биты равны = [16 - 0.2059] -> 15 bit

Отсюда можно сделать вывод, что и больше 1ps можно иметь jitter?

Получается что так
Синусоида частотой 1МГц может быть оцифрована с точность 15бит.
Но кроме шума житера есть еще куча других параметров для АЦП, от которых крышу сносит не слабее. Для начала надо график ENOB от частоты сэмплирования посмотреть.
Про АЦП и ЦАП рекомендую вот это:
www.hit.bme.hu\people\papay\edu\abcsoup.htm


Когда они писали типикали свое, то наверное подразумевалось что будет частотат не 1МГц. Про сам АЦП ваш не знаю, малоли, мож он может и для ПЧ работать... Там и начнется песня.

Конечно все в тему! Я то сам "незнайка" в этом деле. Я наоборот сам слушаю (отвечаю так, для упорядочивания миропонимания).
Беспорно разводка важна, важнее чем все остальное.
Но вопрос по вашему АЦП: THD+N, SFDR параметры какие?

 Метрологические_параметры_АЦК.zip ( 26.02 килобайт ) Кол-во скачиваний: 589
Немножко общих слов... см. в документе...
Очень понравилось, прочитал не давно:
-Сверху дали "добро", внизу зло выругались, но пошли выполнять - так "добро" побеждает "зло"...
С уважением, Николай.

Зло и добро - это 15%, 70%, 15% (15- гении, 70 - середина, 15 - злодеи).
При этом уничтожение гениев или злодеев приводит к востановлению соотношения.

Мой вопрос был в том чтобы сравнить паспортыне THD+N и SFDR с тем графиком и параметрами которые вы привели. В предположении что основной шум был внесен "наведенным" житером.

На приведенных графиках влияние джиттера можно наблюдать в виде "размазывания основания основной "палки" и "сопутствующих товаров" - гармоник, интермодуляций входной частоты и помех платы сбора данных - и все это на графике приводит к суммарному росту "шумовой составляющей" (локализованно), однако, если оценивать качество преобразования как ENB - то внесение джиттера значительно менее значимое, чем посторонний "мусор" - именно по этой причине я и говорю, что борьба с джиттером не является основополагающей (важной - да, но не основной) для получения идеализированных характеристик. Борьба между 10.15 и 10.3 (из-за шума от джиттера ) разрядами станет совсем не интересной, если, например, аналоговый буфер гадит сигнал до 9.8...
Хотя, конечно, если использовать накопление сигнала с последующей обработкой, то собственно шум уменьшится, а вот влияние джиттера останется прежним (ну или при определенном стечении уменьшится не на много).
Но опять таки - встает задача - чего мы хотим получить от АЦП?


В дополнение - АЦП на плате AD9432BST-105 - это 12бит АЦП.

Но, может быть, я и ошибаюсь...

to Major

Ссылка на нот: http://www.mfelectronics.com/pdfs/App_Note_Offset_Jitter.pdf

Как раз в этом документе есть цифры про полный житер и житер 12кГц-20МГц.
Отношение 6:1, то есть сумарно можно ожидать от этих генераторов 6 пик.

А вот про MC100EL если можно поясните, как он связан с цепями обратной связи (PLL) и стабилизацией житера?
Если я правильно понимаю, то это просто хорошие PECL разветвители, повторите и прочее. У них оч хорошие фронты и низкий добавочный житер.
На входе у них PECL, на выходе PECL. Задача улучшить выходной фронт, раздвоить нормально сигнал, повторить сигнал усилив мощность, конвертнуть PECL в TTL.
[COLOR=blue]

Документ посмотрел. Все так. Но у меня в другом документе от инженеров AD написано буквально следующее: на практике частоты меньшие 10кгц могут быть убраны из рассмотрения,т.к. они не влияют существенно на результат. Далее идут расчеты по очень хорошим генераторам (jitter=0.064ps), которые подтверждают эти слова. Однако далее идет изложение методики компенсации низкочастотного джиттера с помощью PLL, что заставляет сомневаться. Думаю, что все зависит от конкретного осциллятора. Попробовал послать запрос в Jauch по поводу джиттера < 12кГц, посмотрим, что ответят, если ответят.

Насчет Mc100 - взял из таблицы, не разобравшись, что это такое - каюсь.

Теперь насчет 0.2ps у ЧЧЧЧ.
У меня под рукой таблица-график AD. Если у вас частота сигнала до 1МГц, то при точности 16 бит вам достаточен джиттер 2пс. Если учесть, что ваш 16-битный Ацп работает на 50МГц, то скорее всего его абсолютная точность на уровне 12 бит. Тогда и 30пс достаточно. В итоге я думаю, что можно взять любой кварцевый генератор. Для надежности можно получше. А 0.2ps получаются для частоты 10Мгц и 16-разрядной точности.

Вопрос:

А если взять опорную частоту в 8 раз больше и поделить на 8. Уменьшится ли джетер в 8 раз?

Врядли... они(джиттера) просто просуммируются: генератора и счётчика.

to nicom
<...то собственно шум уменьшится, а вот влияние джиттера останется прежним (ну или при определенном стечении уменьшится не на много)....>
Вы этопредпологаете или утверждаете?
Не понятно.

Я так подумал ...
Первопричиной джитттера является генератор.
Но ведь и входной буфер то же является источником джитера.
Например. Доверительный входной интервал LVTTL составляет ~1В, скорость нарастания для SG8002 составляет 2.5В/0.6нс, отсюда, возможный джиттер может составлять 0.24нс!!!
Хотя декларируемый порядка 50пс (не помню точно).

А если взять опорную частоту в 8 раз больше и поделить на 8. Уменьшится ли джетер в 8 раз?

Джитер имеет статистическую природу, поэтому на каждом дополнительном буфере шум будет добавляться квадратичным образом. Суммируются не амплитуды, а квадраты амплитуд, т.е. энергия. Если делим частоту в 8 раз, значит используем три триггера. Энергия шума увеличивается в 3 раза, а амплитуда а корень из 3, т.е. в 1.7 раза относительно единичного буфера.

Получил ответ от немцев из Jauch, прислали таблицу измерений уровня фазового шума ниже 100кГц. Чтобы посчитать пикосекунды, надо постоить график и подсчитать интеграл. Но в целом все очень похоже на график из fmelectronix. Вот файл

Время нарастания и джиттер - совсем разные вещи!