клок приходит на плату извне через дифпару, может быть дифсинусоидой/просто синусоидой/меандром -> LTC6957 (to LVDS conv) -> Si5368 CLKOUT[4..0] -> FPGA_CLK/FPGA_MGT_bank0/FPGA_MGT_bank1/ADC_CLK


В сборочном ките (плата ацп+материнка) гигабитный выход АЦП подается на LVDS порты общего назначения.
[1] Плата с АЦП: http://cds.linear.com/docs/en/demo-board-s...ic/1525asch.pdf
[2] Материнка: http://cds.linear.com/docs/en/demo-board-s...ic/1371asch.pdf
[3] Сборка: http://cds.linear.com/docs/en/demo-board-manual/dc1525af.pdf

Например,
[1] -> лист_2 -> разъем J1 -> пины G9/G10 (CHANNEL 1 OUTA+/-)
приходят в
[2] -> лист_12 -> разъем J8 -> пины G9/G10 (цепи LPC_P32/LPC_N32) -> лист_9 XC5VLX30T Bank_18 LVDS_GPIO.

Видимо 10B/8B decoder в ПЛИСе реализован вручную, а не как готовое решение GTP порта.

К тому же, непонятно следующее. Инженеры Linear используют в [2] разъем Samtec SEAF-40-06.5-10-A, в даташите которого http://www.samtec.com/ftppub/pdf/seaf.pdf указано на каких пинах можно пускать дифпары. В ките дифпары разложены по разъему загадочно... в шахматном порядке, но не в соответствии с документацией на разъем...

В условиях "диких" помех надёжнее было бы оптоволокном. Ну или экранированной дифпарой тоже как-то понадёжнее будет, чем обычной...

PCB_CLK_GEN -> разъем Samtec 26 Gbps -> PCB_FPGA_ADC
т.е. плата вставляется в материнку, на которой генерируется клок

Плохо, точнее кошмар, по-другому нельзя сказать. Те, кто думает, что к клоку требования по ЭМС менее серьезные, чем ко входному сигналу, сильно ошибаются. Встречался с конструкцией, описанной Вами, была приемная часть антенной решетки, ничего хорошего не вышло, переделывали. И самое неприятное - результат был прогнозируем заранее. Для тактового сигнала линии должны быть на основе коаксиального кабеля с двойной экранировкой (> 100 дБ) или жестких/полужестких кабелей. Никакие дифференциальные линии от помех не спасут, пролазы могут быть до -30дБ, для цифровых линий это нормально, для аналоговых - смерть.


Такой же кошмар, как и в предыдущем случае. Чтобы на ПЛИС подать, такая цепочка подойдет, на АЦП - нет. Между внешним клоком и тактовым входом АЦП должно быть минимум активных элементов, и этот минимум должен обеспечивать -170 дБн/Гц широкополосного шума, что LVDS и PECL драйверы не могут дать по определению, и тем более системы с внутренней ФАПЧ.

P.S. Прошу прощение за жесткую критику, иначе нельзя. Не могу видеть, как динамику АЦП с 70 дБ по SNR/SINAD убивают до 45-55 дБ.

стучусь сюда периодически, чтобы эту самую критику услышать. LVDS LVPECL не подойдут, а что же тогда?

RF усилители HBT SiGe или InGaP по схеме Дарлингтона (для безусловной стабильности) + пассивные делители мощности + балуны для преобразования в дифф. сигнал - это в идеальном случае, да и просто вызывает уважение, когда грамотно и профессионально решаются задачи. Чуть хуже, но во многих случаях подходят (до 100 МГц) - Tiny/Little Logic.
Никто не замечал такой интересный момент: в даташитах часто рекомендуют тактовый вход АЦП сопрягать с LVDS и PECL драйверами, но ни на одной eval-плате не найти таких драйверов, сами себе противоречат?

Они же одновременно и трансформаторы советуют для согласования в качестве балунов.
Я думаю, что они в даташите просто не оговаривают условия использования драйверов.
Для этого обычно выпускают отдельные Appnotы, в которых может быть сравнительный анализ.

По сути - это одно и тоже, BALUN - Balance-to-Unbalance - общее название.


В том то и дело, что сравнительного анализа не встречал, как и слов, говорящих о снижении динамики в случае использования этих драйверов.

Ну не совсем, трансформатор может ещё и усиливать, и менять выходное сопротивление, что зачастую является немаловажным.
Но вобщем, Вы правы...

а есть где подсмотреть реализацию?

Конечно не "усиливать" ), сразу поправим, менять сопротивление, как и балуны в том виде, в каком они обычно встречаются без гальванической развязки. Есть балуны с трансформацией сопротивления 16:1.


Странно, но то что должно быть классикой, встречается не классически редко ) Посмотрим.

..а всякие 4DSP и не знают про такое - лепят гавно с 14 - 16 битными АЦП по типу FMC176,FMC164 (а там и PLL и PECL и дифф. пары) и продают за дорого.

есть ли здесь сарказм, так и не понял..

Для военных целей цена определяется не себестоимостью - это должно быть Вам известно. Где они приводят характеристики того, что получили? Давайте посчитаем и сравним, с тем что получает фирма-производитель на своих тестовых платах?

..да я не спорю, просто удивлюсь что люди делают что-то не правильно и это у них пользуется спросом.
з.ы.
цифры есть в приведённом pdf-нике.