реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> ml605 diff pair
Alexey_Rostov
сообщение Apr 29 2015, 18:35
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 236
Регистрация: 28-06-13
Из: Минск, Беларусь
Пользователь №: 77 312



Приветствую!
Кто сталкивался, подскажите пжл. как правильно назначать пины для диф пар на ml605 board?
В проекте сигнал DDS хочу вывести на FMC разъем. В plan ahead назначаю пины, называю их диф парами, в ucf
Код
NET "dac[0]" IOSTANDARD = LVDS_25;
NET "dac[1]" IOSTANDARD = LVDS_25;
NET "dac[2]" IOSTANDARD = LVDS_25;
NET "dac[3]" IOSTANDARD = LVDS_25;
NET "clk" IOSTANDARD = LVCMOS25;
NET "clk" DRIVE = 12;
NET "clk" SLEW = SLOW;
NET "clk" LOC = J9;
NET "dac[0]" LOC = T33;
NET "dac[1]" LOC = U33;
NET "dac[2]" LOC = V32;
NET "dac[3]" LOC = U31;

при сборке ошибка

ERROR:Pack:2908 - The I/O component "dac<3>" has an illegal IOSTANDARD value.
The IOB component is configured to use single-ended signaling and can not use
differential IOSTANDARD value LVDS_25. Two ways to rectify this issue are:
1) Change the IOSTANDARD value to a single-ended standard. 2) Correct the I/O
connectivity by instantiating a differential I/O buffer.

Как правильно развести выход DDS dac[3:0] на диф пары?
Go to the top of the page
 
+Quote Post
dm.pogrebnoy
сообщение Apr 29 2015, 20:31
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 747
Регистрация: 11-04-07
Пользователь №: 26 933



А где вторая половина пары описана в UCF? (_p и _n) Ну и правильно пишут Correct the I/O connectivity by instantiating a differential I/O buffer.


--------------------
Go to the top of the page
 
+Quote Post
Alexey_Rostov
сообщение Apr 30 2015, 01:39
Сообщение #3


Местный
***

Группа: Свой
Сообщений: 236
Регистрация: 28-06-13
Из: Минск, Беларусь
Пользователь №: 77 312



Цитата(dm.pogrebnoy @ Apr 29 2015, 23:31) *
А где вторая половина пары описана в UCF? (_p и _n) Ну и правильно пишут Correct the I/O connectivity by instantiating a differential I/O buffer.

То есть в ucf прописать dac_n и dac_p констрейны, а сигнал топ модуля оставить dac?
Или single ended dac сигнал сигнал завести на obufgs и получить на выходе диф пары и в топ модуль выводить _n и _p?

Неужели нет возможности в топ модуль вывести только single ended сигнал, а в ucf указать что это дифпары?

Сообщение отредактировал farbius - Apr 30 2015, 01:41
Go to the top of the page
 
+Quote Post
alexadmin
сообщение Apr 30 2015, 06:54
Сообщение #4


Знающий
****

Группа: Свой
Сообщений: 572
Регистрация: 17-11-05
Из: СПб, Россия
Пользователь №: 10 965



Цитата(farbius @ Apr 30 2015, 04:39) *
Неужели нет возможности в топ модуль вывести только single ended сигнал, а в ucf указать что это дифпары?


Это же Xilinx! :-) Все для фронта, все для победы людей.
Go to the top of the page
 
+Quote Post
dm.pogrebnoy
сообщение Apr 30 2015, 07:14
Сообщение #5


Знающий
****

Группа: Свой
Сообщений: 747
Регистрация: 11-04-07
Пользователь №: 26 933



Цитата(farbius @ Apr 30 2015, 04:39) *
То есть в ucf прописать dac_n и dac_p констрейны, а сигнал топ модуля оставить dac?
Или single ended dac сигнал сигнал завести на obufgs и получить на выходе диф пары и в топ модуль выводить _n и _p?

Неужели нет возможности в топ модуль вывести только single ended сигнал, а в ucf указать что это дифпары?


Нужно прописать обе половины пары и в констрейнтах и в топлевеле. А в топлевеле нужно инстанциировать (i/o)bufds. И на сколько я знаю, по другому нельзя. И это логично. И очень удобно. Вроде в Альтере можно, но это тихий ужас.


--------------------
Go to the top of the page
 
+Quote Post
Alexey_Rostov
сообщение Apr 30 2015, 10:09
Сообщение #6


Местный
***

Группа: Свой
Сообщений: 236
Регистрация: 28-06-13
Из: Минск, Беларусь
Пользователь №: 77 312



Цитата(dm.pogrebnoy @ Apr 30 2015, 10:14) *
Нужно прописать обе половины пары и в констрейнтах и в топлевеле. А в топлевеле нужно инстанциировать (i/o)bufds. И на сколько я знаю, по другому нельзя. И это логично. И очень удобно. Вроде в Альтере можно, но это тихий ужас.

Спасибо, уже разобрался. Получаю диф пары с выходов obufg ,кот потом вывож у в топ модуль и на пины
Go to the top of the page
 
+Quote Post
dm.pogrebnoy
сообщение May 2 2015, 11:24
Сообщение #7


Знающий
****

Группа: Свой
Сообщений: 747
Регистрация: 11-04-07
Пользователь №: 26 933



Цитата(farbius @ Apr 30 2015, 13:09) *
Спасибо, уже разобрался. Получаю диф пары с выходов obufg ,кот потом вывож у в топ модуль и на пины


OBUFG это что-то не то. Никак с него дифпару не получить. Наверно вы имели ввиду OBUFDS. Кстати Xilinx советует все буферы ввода-вывода помещать непосредственно в топлевел.


--------------------
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 23rd July 2025 - 22:22
Рейтинг@Mail.ru


Страница сгенерированна за 0.01444 секунд с 7
ELECTRONIX ©2004-2016