Требуется собрать прототип специализированного запоминающего осциллографа со следующими хар-ми:

1. Каналов: 3
2. Выборок для каждого канала: 15-20Мsps, BW <=10Mhz
3. Триггер синхронизации. Уровень вх. сигнала при котором начинается "складирование".
4. Запись накопленных данных для каждого канала на флешку, после срабатывания триггера канала, в диапазоне от -100 000 до + 15 000 000 выборок.

На ум приходит следующая базовая концепция:

Берем LPC4370 с 80Msps АЦП, используем 3 пина входа ADCHS, постоянно записываем в SDRAM через FIFO DMA данные каждого канала в отдельно выделенные 3 сектора памяти. По срабатыванию соотв триггера с соотв. канала начинаем заполнение сектора до момента когда в секторе останется 100 000 выборок ("старых"), останавливаем соотв. канал DMA и сливаем соотв. сектор из SDRAM на флешку.

Не смотря на дешевизну решения, видимо тут будут проблемы с мультиплексированием между пинами входа АЦП, возможность выделения отдельных секторов под каждый АЦП в памяти и прочие... MK Поддерживает Automatic high/low threshold detection, что видимо позволит не применять отдельные компараторы и ЦАП, но дополнительную, исчерпывающую инфу по АЦП найти не удалось.

Вторая концепция: брать три отдельных 20Msps АЦП и через любой Cortex M3 + SDRAM (64MB) обрабатывать данные, эта схема подороже, + нужно организовать схему синхронизации. Но возможно затраты нейронов на прогр. часть будут ниже.

Хотелось бы обсудить. Если что то упустил из требований готов ответить.