Доброго времени суток!

Мигрировал дизайн с четвёртого Циклона на пятый, и появились recovery violations reset-сигнала... Значит есть два клок домена, один на 250 МГц и второй на 125 МГц, без сдвига по фазе. Reset синхронизируется на 125 МГц и распределяется по обеим доменам. Оба клока и reset проводятся через клок буферы (смотрим картинку). TimeQuest показывает, что reset-сигнал не попадает вовремя на триггера 250 МГц-ного домена. Вижу два варианта:

1. Ввести multicycle constraint на reset в 250 МГц домене в стиле:

set_multicycle_path -setup -from [get_registers *iSysSyncReset*rst[0]] -to [all_registers] 2
set_multicycle_path -hold -from [get_registers *iSysSyncReset*rst[0]] -to [all_registers] 1

2. Для 250 МГц домена генерировать отдельный reset с помощью сдвинутого по фазе 125 МГц клока.

Что вы на эту тему думаете? Заранее спасибо!

Сообщение отредактировал seemann - Jun 18 2015, 13:04