Здравствуйте.

Подскажите, а технологии производства по-прежнему поддерживаются только при создании контактных площадок и отверстий (padstack) или их поддержка есть и в создании посадочных мест (cell)?

И второй вопрос. Скажите, пожалуйста, как задавать допустимые расстояния между конкретными элементами?
Немного информации по второму вопросу. В проекте используются следующие типоразмеры:
1608, 2012, 3216, 7343 (различной высоты), SOIC, TSSOP, кроме них есть ещё алюминиевые электролитические конденсаторы и разъёмы различной высоты и тестовые площадки. Естественно, расстояния между ними должны быть различными, и они завязаны именно на высоту компонента. Как это сделать правильно (понимаю, что слово "правильно" - достаточно субъективно)?

P.S. Раньше я всё это контроллировал сам на моменте расстановки элементов и проблем не возникало, но сейчас всё чаще приходится отдавать часть работы другим людям, и стоять над ними, как наседка над яйцом удовольствия не вызывает, как и обнаруживать проблемы уже на оттрассированной плате и отправлять в переработку.

1. Не появилось.
2. В свойствах ячейки ввести имя правила зазора в поле Clearance Type. Затем в CES ввести значение в Edit>Clearances>Assign_Package_Type_Clearances. Ну или в обратном порядке - ввести в таблице нужные имена правил, а затем в свойствах ячеек их выбрать в выпадающем списке.

Спасибо большое. Правильно ли я понимаю, что если мне нужны различные расстояния между разъёмом и, например, конденсаторами на разных слоях платы, то мне нужно начертить два разных placement outline на разных сторонах платы?

Например, если мне нужно выдержать расстояние 10 мм от корпуса разъёма на верхней стороне платы, и 2 мм от выводов разъёма на обратной стороне платы, то я черчу Placement Outline на Mount Side вокруг корпуса разъёма, и черчу другой Placement Outline на Opposite Side вокруг выводов того же разъёма. При этом Clearance Type разъёму задаю, например, CONN_CLR1000, а конденсаторам CHIP_CLR080 После в CES задаю правило CONN_CLR1000 к CHIP_CLR080 со значением 10 мм на стороне TOP, и ещё одно правило CONN_CLR1000 к CHIP_CLR080 со значением 2 мм на стороне Bottom?

Или я что-то слишком усложняю?

мне кажется, что все сложно
для стороны пайки выводов разъёма уже будет правило Pad раъёма и корпус конденсатора

Спасибо, может быть я путаю САПР, но разве Pad - assembly outline задаётся для разных PAD'ов и тем более для разных слоёв?

отдели мух от котлет
на ТОР расположен разьем угловой со сквозными выводами
Нарисован контур разъёма, есть желание нарисую контур и на выводы
НО и без контура CES не даст поставить другой компонент на выводы
аналогично для выводов на Bottom
т.е. зачем рисовать контур для сквозных выводов на Bottom

Расстояние не менее 1 H. Очевидно, что имея компоненты высотой 4.3 мм и компоненты высотой 0.6 мм, задавать один зазор для всех - не самый лучший вариант.

День добрый.
И снова я с непонятками.
1. Случайно воспользовался кнопочкой backspace.
После восстановления всех галочек в DC, проводники стали вот такими...
Соственно странная структура. Что в заблокированной части проводников, что в обычных...


Причем большую часть изменений проводник игнорирует... Просто отползает при передвижении...
Какую я опять галочку поставил?

2. Как правильно описать вот такую составную цепь как диф пару? Если просто добавлять в свойства - слетают...

Спасибо за внимание
ПыСы Что-то спойлеры тупят...

Сообщение отредактировал MapPoo - Jun 26 2015, 06:10

1. Похожий цветовой рисунок дорожек у меня возникает, если временно отключить часть МЕГАМОЗГа в меню EditorControl->CommonSettings->галочка InteractivePlaceRouteDRC
а потом включить - тогда те дорожки в которых были нарушены констреинты у меня примерно также отображаются.

2. Я обычно диффпары описываю непосредственно в Expedition PCB->CES, гемморою значительно меньше.
Там в CES только топологию надо Custom сменить на Complex, чтобы МЕГАМОЗГ меньше возбуждался на разветвление диффпары.

Хмм.. А действительно... Ноги, судя по всему, из DRC растут...
Теперь будем разбираться, почему ему, вдруг, не понравились, до этого уже не раз перетащенные, проводники...

Про описываниев CES, это вы про окно автовыбора диф пар по имени, или там еще что интересное есть?
Просто после смены Custom на Complex, автоматически он, все равно, не выбирает... Не хочет он их признавать за диф пары...

В CES выбираешь два нужных нета и нажимаешь в меню от правой кнопки мыши CreateDiffPair - и создаётся дифф пара из этих нетов.
Автомат видал, но ни разу не пользовался, ничего про него сказать не могу.

Просто они не хотят быть вместе

Бывает такое, если неты к разным классам цепей относятся, или топологии у них разные.
Ещё помнится с electrical nets^^^ был подобный гемморой - но теперь я их сразу отключаю и даже спать стал лучше

Раз зашёл в тему - так заодно и свой вопрос задам знающим людям, если они не в отпуске

старый добрый EE7.9.1

Как по быстрому включать и выключать галочку
Display Control->Layer->Plane Data, чтобы включать-выключать отображение заливки плейнов?

Вставил горячюю клавишу в keybindings.vbs - ругается что нет такого пункта меню.
Действительно это не меню в общем-то, а какое-то отдельное окно DisplayControl.
Отображение всех слоёв там же, например, можно включать-выключать рисованием водяных знаков правой кнопой мыши,
может и на включение-выключение заливки плейнов есть свой водяной знак?

Хех... Как же хорошо, в каком то смысле, проводить выходные без интернета...
Вообщем, отсутствуют описанные симптомы.
Будем думать) Пока сделал на коленке... Руками) Потом разберусь...