Цитата(Fat Robot @ Jul 8 2015, 20:35)

У фильтра 75 отводов, а сигнал тактовой частоты clk нагружен лишь на 51 вход, судя по вашей картинке. Бывает ли так?
Может это знаменитый фильтр, принцип которого описан вот здесь:
http://electronix.ru/forum/index.php?s=&am...t&p=1350166Пардон, не 75 отводов,а 65. Видимо,в Xilinx работают волшебники.
Да, он самый. Почему-то когда я использовал его в модели в Симулинке он работал как надо, а когда собирал проект в HDL Designer'e что-то пошло не так.