Добрый день уважаемые, хочу поделиться моей проблемой.

Имеется SPI Slave, вот код:



Вся проблема в RESETe. Хочу обходиться без лишних ног, ибо на CPLD итак много всего.
Если уберу из кода RESET, то счетчик начинает считать не с начала условий, под которые он подписан.
Т.е. Подаю клок, потом подаю CSIN = 1 (до этого она в нуле). Далее отпускаю CSIN = 0, но счетчик не начинает считать. И только по прошествии 7 - 8 клоков оживает.
Я думал что при включении питания CPLD выставляет все в "0", но получше глянув в Post-моделировании заметил что не все в нуле.

Мож я чет не понимаю? На Verilogе сижу не долго и прошу помощи у экспертов.

Мастер-устройство работать с CS будет по словам (т.е. опускаться на 16 бит, а потом подниматься и для передачи следующих 16 бит снова опускаться) или в течении всего пакета будет в нуле, пока посылка не закончится? Если первый вариант, то счётчик Вам вообще не нужен.
По теме, предположу, что смОтрите, например, в Квартусе как post-fitting registers, а т.к. он у Вас внутренний и наружу не выводится, то компилятор представил всё так, как ему удобно.

Спасибо за ответ. Но счетчик нужен для дальнейшей модификации кода. Некоторые биты информации нужно будет выдергивать, а некоторые вставлять на другое место, и без счетчика никуда.

Выведите состояние регистра на внешние пины (как с dataout сделали). Временно. Будете видеть в том виде, в каком привыкли. Потом уберёте за ненадобностью.

Сдается мне что дело не в ресете.... конечно при наличии CS, RESET не нужен, на первом же клоке счетчик должен уйти в 0, а на следующем с падением CS пойти считать. И тут у меня возникает вопрос клок присутствует до CS? Выдержан ли фронт CS относительно клока, не может быть какой-то метастабильности? Нет ли какого-то выхода на режим всей схемы?

для того чтобы все было в тех состояниях что желаете не поможет ли такой ход?

Есть вариант что клок до CS не присутствует. ТАм схема такая: CPLD связана с микросхемой по SPI, та в свою очередь переводит данные из SPI в I2C и обратно. Т.е. так: (FMC-ПОРТ) <-I2C-> (SC18IS602IPW) <-SPI-> CPLD. Но на CPLD еще заведен клок от I2C (наверно постоянный).

Вот собственно мне и нужен SPI-Slave, ток как его сделать.

Ничего не понятно Зачем конвертировать SPI<>I2C и обратно? Ну ладно.
У SPI существует несколько режимов работы в плане того - в какой момент выдаются данные и когда их надо захватывать. Т.е. железно сделанный SPI для одного случая, может категорически не подойти для другого.
Например, из вики цитата:

Тактовый импульс I2C в общем случае не является регулярным сигналом. Как именно у Вас - надо смотреть.

Конвертация нужна, потому что некоторые микросхемы только по I2C, а некоторые только по SPI (см. рисунок).
Про режимы я вроде разобрался.

И мне нужно реализовать SPI так, как на графиках.
Но для начала я пытаюсь сделать просто сдвиговый регистр. И из возможных пинов есть только 4 под SPI и один клок I2C. И я думаю как сделать сброс если клок не с начала подается, а при передачи информации.

Множество SPI slave режимов реализуются при асинхронном сбросе по CS. Это как раз по той причине что в 99% случаев клока при CS == 1 нету. Собственно CS в 1 микросхемном варианте и появляется из-за того что надо как-то синхронизовать начальное событие.

Если асинхронный сброс недопустим, то надо заводить клок заведомо большей частоты нежели клок SPI и синхронизироваться по нему.

Вариант: выкинуть SC18IS602IPW, подставив вместо неё сразу CPLD и подключить AD9517 и ADC к CPLD не рассматриваете?
Кстати, на режим SPI у ADC смотрели? Он совместим с AD9517? И самое главное - SC18IS602 сможет реализовать SPI, нужный для ADC?

Дело в том что плата не наша, она куплена. И после некоторых модификаций платы нужно воссоздать управление + дальнейшая доработка кода под наши модификации.

в CPLD асинхронный сброс возможен?

Спасибо. Почти заработало.
Точнее не очень почти.

И снова прошу вашей помощи.
Как видно на картинке сверху к MISO подключены сразу три устройства(будем рассматривать CPLD и АЦП), причем изначально CPLD работает когда начальная установка MISO в нуле, а АЦП наоборот, когда начальная установка MISO в единице, причем АЦП все время держит MISO в единице.

Первая мысль - использовать 3-state буфер на выходе CPLD, чтоб в момент выбора MISO опускался и CPLD могла разговаривать по MISO, все остальное время выход в 3-state, а значит в единице, АЦП следит за этим.

Внутри CPLD стоит на стреме регистр с заданными данными (которые к тому же подключены к выходам CPLD - это важно), и как только спадает CS и выбирается CPLD, то данные бегут по MISO. Когда все закончилось, то MISO возвращается в единицу и с ним работает АЦП.

Проверяю я это все дело через нашу прогу. И вроде все работает и данные передаются, и на пинах нужная комбинация с регистра прет.

Но есть косяк:
Если работать через уже включенную прогу, то все норм. Но когда только-только подать питание на плату, то нужные данные в регистре отсутствуют. Смотрел на осциле.
Заливаешь прогу, все есть. Перезагружаешь, ничего нет. Причем все остальное выполняется, и буфер работает, и регистры читаются, но только нули.

В коде единице, у меня нули. Перезаливаю, все норм, перезагружаю - болты.

это в корне не правильно. Вам абсолютно все равно должно быть в каком состояние MISO и MOSI, важны сигналы CS - выбор устройства, и фронт клока. По фронту клока мастера каждый слейв должен выставить если он выбран на MISO свое значение, а мастер на MOSI свое. Остальное время пофиг что в каком состоянии

нарисуйте картинку кто у вас мастер и кто слейвы, как они соединены, как идут чипселекты, и схему вашего общения кто там что говорит и какие ноги куда движет...

Вообщем не могу правильно передавать биты во время начального запуска.

Положение MISO важно, т.к. если я его оставлю без присмотра, то оно упадет в ноль, а дальше идет чтение АЦП, и прочитаются одни нули.

Передача DATA: 00011110

Сообщение отредактировал estel23 - Sep 24 2015, 08:28