реклама на сайте
подробности

 
 
> ARM Cortex A7 = A9 при программировании?
4uLABEK
сообщение Sep 17 2015, 09:58
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 71
Регистрация: 28-07-14
Пользователь №: 82 391



Доброго всем дня!
Возник такой вопрос.
Выбираю Китовскую плату, вообще будет использоваться в дальнейшем Cortex a9, можно ли практиковаться на cortex a7? Например написав программу на А7, зашить ее в А9? Или возникнут многие сложности и лучше сразу купить Китовскую плату на А9. например marsboard RK3066?
Go to the top of the page
 
+Quote Post
5 страниц V  « < 3 4 5  
Start new topic
Ответов (60 - 64)
mantech
сообщение Sep 25 2015, 19:07
Сообщение #61


Гуру
******

Группа: Участник
Сообщений: 2 219
Регистрация: 16-08-12
Из: Киров
Пользователь №: 73 143



Цитата(jcxz @ Sep 25 2015, 12:17) *
С allwinner не работал.


Вот честно не понимаю людей, нафига ломать мозги об недокументированные чипы? Ну выйдет на 5-10 процентов дешевле ваша железка, и что? Вы ж не в стопятьсотраз повторяете китайский планшет или медиаприставку, а делаете довольно недешевое оборудование, раз уж необходим мощный проц, поэтому какой смысл тут экономить??
К тому же, какой EOL у этих рокчипов и виннеров?? Когда в первый раз "увлекся" данными чипами, года 2 назад, в тренде были А10 и А13, интересно, они еще выпускаются или уже "канули в лету"? wink.gif

Сообщение отредактировал mantech - Sep 25 2015, 19:10
Go to the top of the page
 
+Quote Post
jcxz
сообщение Sep 26 2015, 11:53
Сообщение #62


Гуру
******

Группа: Свой
Сообщений: 5 228
Регистрация: 3-07-08
Из: Омск
Пользователь №: 38 713



Цитата(Genadi Zawidowski @ Sep 25 2015, 22:48) *
Тогда примите на веру, что документации все-таки нет. Я тогже не работал с ним.

В топку тогда его laughing.gif
Go to the top of the page
 
+Quote Post
Non-linear
сообщение Sep 29 2015, 18:45
Сообщение #63


Местный
***

Группа: Участник
Сообщений: 225
Регистрация: 15-11-09
Из: Москва
Пользователь №: 53 634



Цитата(AlexandrY @ Sep 21 2015, 11:49) *
Вообще-то я интересовался, что конкретно вы изучили и что в результате сделали.
Утомляют знаете ли эти анонимные специалисты, которые все могут, но не имеют ничего показать.

А пока даже упомянутая вами последовательность изучения вызывает вопросы.
Если MMU отложили на конец, то значит все время до этого неправильно инициализировали DMA и работали не на максимальной производительности.
Так зачем вообще тогда выбрали производительную архитектуру. Все то же можно было сделать и на Arduino.

Вопрос не в религии, а в репутации. Вы ж понимаете.


Под последовательностью подпишусь.

http://eastar.ru/products/hardware/uhp-200/

TI AM3352 (Cortex-8)
Собственный загрузчик.
Собственная сетевая ось.


По теме топика.
Cortex-9 сам поддерживает когерентность кешей при DMA.
Не хватает на восьмом этой фичи. Седьмой это умеет?


--------------------
Измерительные приборы б/у - http://rf-measurement.net84.net
Go to the top of the page
 
+Quote Post
Genadi Zawidowsk...
сообщение Sep 29 2015, 20:34
Сообщение #64


Профессионал
*****

Группа: Участник
Сообщений: 1 620
Регистрация: 22-06-07
Из: Санкт-Петербург, Россия
Пользователь №: 28 634



Цитата
Cortex-9 сам поддерживает когерентность кешей при DMA.

Не стоит обобщать... Пример из моей вселенной:
Renesas R7S721020 (RZ1AL):
Цитата
This product incorporates the ARM single-core Cortex-A9 MPCore, where the IP version is r3p0.

Когерентность ручками, через CP15... Может быть, Вы не включили Data Cache? И write back режим?
Или скажите тогда, КАК ЭТО СДЕЛАТЬ! Очень не хватает...

Сообщение отредактировал Genadi Zawidowski - Sep 29 2015, 20:41
Go to the top of the page
 
+Quote Post
Non-linear
сообщение Sep 30 2015, 06:31
Сообщение #65


Местный
***

Группа: Участник
Сообщений: 225
Регистрация: 15-11-09
Из: Москва
Пользователь №: 53 634



Цитата(Genadi Zawidowski @ Sep 29 2015, 23:34) *
Не стоит обобщать... Пример из моей вселенной:
Renesas R7S721020 (RZ1AL):

Когерентность ручками, через CP15... Может быть, Вы не включили Data Cache? И write back режим?
Или скажите тогда, КАК ЭТО СДЕЛАТЬ! Очень не хватает...


C Cortex-9 не работал, только с 8. Приведу первоисточник.

http://infocenter.arm.com/help/index.jsp?t...228a/index.html
I/O coherent systems (e.g. Cortex-A9 with ACP) implement a hardware mechanism
where accesses to shared DMA memory regions are routed to the cache controller
which will invalidate (for DMA reads) or cleans (for DMA writes) the relevant cache
lines.


Пока просто держим DMA данные в некешируемых областях и планируем перейти на
принцип flush/invalidation через CP15.

.


--------------------
Измерительные приборы б/у - http://rf-measurement.net84.net
Go to the top of the page
 
+Quote Post

5 страниц V  « < 3 4 5
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th July 2025 - 04:19
Рейтинг@Mail.ru


Страница сгенерированна за 0.01376 секунд с 7
ELECTRONIX ©2004-2016