__no_init volatile unsigned long check_wr_value;

void check_wr(void)
{
__disable_interrupt();
check_wr_value = 0xCAFEBABE;
check_wr_value = 0xDEADBEEF;
// Watcdog Reset
WDFEED = 0xA5;
}

Ничего странного. Кэширование записи.

Эксперимент провел. Вот такой:

check_wr_value = 0xDEADBEEF;

Вы открыли всем нам глаза! А как только быть с тем фактом, что кэша у LPC2148 нет, не было и не будет?

8. On-chip Static RAM (SRAM)
The SRAM controller incorporates a write-back buffer in order to prevent CPU stalls
during back-to-back writes. The write-back buffer always holds the last data sent by
software to the SRAM. This data is only written to the SRAM when another write is
requested by software (the data is only written to the SRAM when software does another
write). If a chip reset occurs, actual SRAM contents will not reflect the most recent write
request (i.e. after a "warm" chip reset, the SRAM does not reflect the last write operation).
Any software that checks SRAM contents after reset must take this into account. Two
identical writes to a location guarantee that the data will be present after a Reset.
Alternatively, a dummy write operation before entering idle or power-down mode will
similarly guarantee that the last data written will be present in SRAM after a subsequent
Reset.

Ага, не было... Было есть и будет!

Народ увлёкся экспериментами и забыл почитать мануал.

Ага, не было... Было есть и будет!

Только ведь, это действительно не кэш .

Это не кэш, а какой-то косяк разработчиков. Надо было принимать в буфер и тут же записывать в память.

В общем случае такое поведение (задержка записи в собственно память на такт записи к памяти) совершенно безобидно.

Я с LPC не знаком, просто заинтересовался.

Из приведенной выдержки из руководства не следует, что там задержка на такт. Там задержка на целую запись.