Добрый день !
Имеется DevKit с этой FPGA и ИС DDR3. Возникла необходимость читать и писать данные в эту ИС. Может, кому попадался пример на Verilog, реализующий чтение и запись ? Например, заполняем память какими-то числами, допустим, 0x00, 0x01, 0x02, ... ,0xff, а потом читаем эти числа. Я знаю, что у Xilinx есть app. note по работе с этим контроллером, но хотелось бы еще увидеть пример ...
Спасибо ...

Вам нужен MIG
Генерирует IPCore CoreGenerator, а поставив "галочку" Вы получаете тестбенч - возможность промоделировать...


PS для большинства своих отладочных плат Хilinx уже сделал базу с готовыми настройками для различных микросхем памятей

Понял, спасибо, попробую. Только эта плата не от Xilinx, а от AVNET ...

kovigor
Всё по AppNote от Xilinx.
В простейшем случае использование MCB очень несложно:
1. Конфигурируем MCB для работы с одним портом на чтение и одним на запись (или двунаправленный если необходимо);
2. Формируем адрес (берём полностью из MIG)
3. Заполняем FIFO данных (32 полных 32-х разрядных слова) с контролем по WRFULL (управление по WREN);
4. Даём команду за запись в FIFO команд;
5. Ждём освобождения FIFO данных с контролем WREMPTY;
Аналогично работает и чтение.