Здравствуйте.

Возникла следующая проблема в Quartus 15.1(Циклон 5 GX): при назначении пинов для аппаратной PCIE-корки вылезает ошибка
Error (14566): Could not place 1 periphery component(s) due to conflicts with existing constraints

Альтера говорит:

You may get this error in the Quartus® Prime software for your Arria® V or Cyclone® V based design if you are driving an fPLL and further user logic from the same reference clock pin.

Workaround/Fix

To avoid this error insert a Clock Control Block (ALTCLKCTRL) Megafunction between the reference clock pin and both the fPLL and the user logic.

в IP-core при выборе ALTCLKCTRL загружается QSYS, а в самом QSYS эту мегафункцию не нашел. И не понятно куда нужно её впихнуть, между REFCLK и PCIE-коркой?

Самое интересное в том, что на отладочной плате такой проблемы нет, правда там циклон 5 поменьше.

А у Вас описание компонентов сделано вручную? Не через Qsys всмысле? В ИСЕхе я бы посоветовал вставить буферы, но для Альтеры такого понятия в явном виде нет, насколько я читал документацию)

В qsys, правда часть модулей в qsys не входит.

В общем разобрался в чем проблема. Проблема оказалась в том, что я хочу пины назначать на трансиверы которые мне нужны, а Квартус хочет видеть назначения на других трансиверах. Как это победить пока не ясно, т.к в документации на Циклон написано, что можно брать любой трансивер.

ЕМНИП, аппаратный контроллер PCIe соединен с конкретным трансивером...

А носом можете ткнуть?
Просто всё делалось в спешке, похоже пропустили.

"The PCIe Hard IP block is located across Ch 1 and Ch 2 of banks GXB_L0." - и т.д., начиная со стр.1-3:
http://wl.altera.com/literature/hb/cyclone-v/cv_5v3.pdf

Хм, на странице 1-4 показано, что я могу использовать 5 канал или я не так понимаю?

Какой именно девайс Вы используете?

5CGXFC9D6F27I7