Собственно простой случай, но автор больше по ASIC, FPGA только для прототипирования.
Есть 2 FPGA проекта, синтез Synplify, PNR Vivado. Пины совпадают, клоки и вообще все одинаково, необходимо их собрать вместе на одной борде. Но есть особенности, просто сделать синтез вместе не получиться, поскольку совпадают имена модулей и логика(менять имена нежелательно, чтобы не менять код).
Первоначально была идея синтез одного блока (не всего FPGA) в Synplify (выход edif), синтез второго в составе черного ящика с портами для второго и потом PNR двух edif вместе (с памятью прокатывало, хотя там dcp формат файлов). Но так не проходит, порты при этом не совпадают.
Есть ли предложения как можно собрать два проекта, без изменения кода модулей ?