Приветствую.
Хочу реализовать поддержку удалённого обновления ПО для Virtex-7 (XC7VX690T) с возможностью хранения в конфигурационном девайсе нескольких прошивок. В качестве конфигурационного девайса используется Flash Micron G18 (MT28GU01GAAX1E) 1024 Mb, режим конфигурации Master BPI.
Пока основной вопрос - есть ли какое-то стандартное ядро для чтения/записи BPI flash (Parallel NOR Flash)? Или тут придётся делать свой контроллер для Parallel NOR Flash памяти (возможно позаимствовать из примеров xapp1081, xapp518)?
Спасибо.

Ещё вопрос, для прошивки в конфигурационную память будет использоваться BIN-файл?

Я сильно не думал над этим, взял модель микросхемы памяти на Verilog от Micron и конвертировал оттуда тест на язык Си.
То, что было на Verilog регистрами, вывел из FPGA через GPIO.
Чисто софтовое решение, bitbang.

Когда несколько bin зашиты в ПЗУ, по адресу любой прошивки можно сделать горячую перезагрузку.

Что нужно шить я сейчас не помню, нужно уточнить. По идее это BIN или его производные в формате Hex.

Похоже, ядро AXI EMC v3.0 можно использовать для чтения/записи флэшки. Но пока не могу понять как его законнектить, если кто с ним работал просьба подсказать. Схема в pdf-файле.
Память подключена для синхронной записи/чтения (рисунок из ug470), ногу FPGA CCLK_0_AE34 не могу подключить к линии CCLK_FPGA, что-то её выкидывает

Разобрался, подключение контроллера к памяти можно посмотреть тут (AXI_EMC_IP_STARTUPE3.zip). Далее используем библиотеку XilFlash или драйвер от Micron.

Для удалённого обновления используется BIN-файл.

Приветствую.
Есть ли возможность выдать сигнал на пин INIT_B? Хочу после загрузки прошивки выдать сигнал сброса на flash-память.

он после загрузки ПЛИС, вроде становится пользовательским выводом - "делай, что хочешь"

В доке тип ноги INIT_B указан как Dedicated, при попытке назначения Vivado выбрасывает ошибку. CCLK также Dedicated (при попытке назначения выдаст ошибку), но к нему возможно получить доступ через STARTUPE2. Есть ли что-то аналогичное для INIT_B?

Есть проблема в работе конфигурационной памяти. Конфигурационная флэшка нормально работает в случае закрузки FPGA по JTAG. Есть AXI EMC плюс софтовый драйвер (XilFlash или драйвер от Micron, работают одинаково хорошо), можем писать/читать данные в/с флэш-памяти. Но вот если система стартовала при включении питания, конфигурационная память использовалась загрузчиком FPGA, то есть какая-то проблема. Софтовый драйвер не может пройти процедуру инициализации памяти. Кусок кода, где происходит ошибка:

FLASH_READ(0x0010) выдаст 0, если поставить breakpoint и вернуться прочитать всё повторно, то условие выполнится. Вот и пытаюсь найти различия в вариантах загрузки FPGA.

ПЛИС загрузилась из флэш памяти, а потом внутри неё процессор не может получить к ней доступ?
Чипскопом посмотреть, что выдаётся на ноги флэш, пробовали?

Да, ПЛИС загрузилась с флэша и работает. Есть MicroBlaze, AXI EMC и др. В программе MicroBlaze используется библиотека для работы с флэш-памятью ( 1.XilFlash или 2.либа от Micron, выше был кусок кода для функции инициализации флэша из либы Micron). Если ПЛИС стартовала с флэша, то функция инициализации флэша не проходит (кусок кода, где получается ошибка, - выше).

Пробовал повесить на ноги флэша ILA (использую Vivado 2015.2), но не вышло, всё время выдаёт ошибку (ILA подключался в сечении порты модуля AXI EMC - выходные буферы FPGA).

[/quote]
Пробовал повесить на ноги флэша ILA (использую Vivado 2015.2), но не вышло, всё время выдаёт ошибку (ILA подключался в сечении порты модуля AXI EMC - выходные буферы FPGA).
[/quote]
Если есть свободные "ноги", то можно на них вывести что идёт флэш, а уже к ним попробовать чипскоп подключить, иногда, помогает, когда чипскоп не хочет подключаться

Приветствую!


Надо цеплять ILA не к внешим портам (он такого не позволяет так как физически не подключится) а к линия идущим ко входам OBUF,IOBUF, и от выходов IBUF IOBUF.
Если буфера уже расположенны в корке то легким движенеим рук это не сделать - приходится "рыть" gate-level после синтеза.

Успехов! Rob.

Так и делал. После выполнения анализа открыл схему и натыкал Debug point-ов между портами модуля AXI EMC и входными/выходными буферами FPGA. Пробовал поставить Debug point-ы внутри самого модуля AXI EMC, но результат тот же - ошибки. Решил, что Vivado не может прикрутить ILA к шине флэша (завтра ещё раз перепроверю).

так подключали?

Такой вариант сейчас опробую, но пока было так: на рисунке 1 показано сечение, куда ставятся Debug point-ы.
Выкидывает ошибку на этапе Bitstream Generation (Synthesis & Implementation проходят нормально):