собственно не могу сообразить - есть ли какой то скрытый смысл в этом сигнале, кроме как разделение старшей-младшей части принятого слова. Может есть какие хитрости связанные с ним - для калибровки, или еще для чего. А может я и с "разделением" ошибся...

Это граница по которой определяется начало следующих данных в битовом потоке.

т.е. при калибровке при применении на ИСЕРДЕСЕ функции БИТСЛИП, получив на выходе заданную константу мы должны будем сдвигать (через ИОДЕЛЕЙ) ФРЭЙМ до тех пор, пока не получим ту же самую константу... в чем смысл ? а если учесть что диапазон сдвига на ИОДЕЛЕЕ около 2 нан (31 тап по 70 пик), то мы вообще можем не получить желаемого... как быть в этом случае?

Есть документ на этот АЦП там все довольно подробно разжевано и догадки строить не требуется.
Если кратко, то нужно читать данные и фрейм по тактовому сигналу dclk. Как это реализовать - вам решать.

Для Altera всё понятно, там есть готовое ядро ALTLVDS_RX для приёма таких данных. Есть ли что-то похожее у Xilinx? Или придётся делать свой приёмник?

так в том то и дело что в юзер гайде на АЦП с последней ревизией в сентябре 2013 я ничего дельного на эту тему не нашел. кроме этой диаграммы и описания пина:
DAFRAMEP, DAFRAMEM — Differential frame clock output for channel A

а, ну еще вот это изображение
http://pix.my/n1O9NE5P

и, сосбтвенно, все...

зы
если у вас есть какой то другой юзер гайд - пульните его мне, мыло в личку скину



это то понятно что данные со стробом читаются по фронту синхры. вопрос как раз в том, как это правильно организовать - как проводить подстройку, как использовать строб (можно ли его применить как сигнал от которого надо отстраивать все остальное, или нет). в общем все эти тонкости.

для ддр режима я год назад делал блок автоматической подстройки - по включению питания ацп настраивался на тестовый режим, с пинов все заводилось на нужные буферы, ИОДЕЛЕИ и на ИСЕРДЕСы. И путем подстройки задержек на линиях данных и синхры я добивался появления стабильной константы на выходах ИСЕРДЕСов.

но входные условия поменялись - теперь нужен QDR режим. и тут я поплыл. появился мутный фрейм, плюс частоты выросли в 2 раза... начал смотреть на механизм БИТСЛИПа для подстройки (непонятно - почему до этого я его не использовал ), но возникли вопросы что тогда делать с фреймом

У Xilinx по этой теме есть много xapp'ов с примерами-проектами для китов.
Например, xapp585, xapp524, xapp774, xapp860, xapp866 и др с учетом особенностей FPGA.

Спасибо, посмотрю.
Нашёл само ядро, в Vivado - SelectIO Interface Wizard.

а вот за эту наводку отдельное спасибо - будем искать/читать

Для семейства S6- xapp1064. Здесь реализована динамическая автоподстройка.
Самому надо будет писать или заимствовать автомат калибровки задержки клока
и калибровки битслип (выравнивание кадра)

а совершенно случайно - по 7 семейству там ничего нет ?

Для 7 семейства -xapp585, нужно определиться с вариантом надежного приема данных от АЦП
в зависимости от ваших условий и задачи. Их описано несколько вариантов. (xapp855,856 и тд)
И реализовать который больше подходит.

Xapp524 также подходит для 7 серии. Нужно будет выбрать вариант. Мне лучше подходил как у xapp585.

500-е уже скачал, но еще не посмотрел - залип на 1064. Похоже что я ваш должник

Все мы чуточку должны друг другу.

Надо проштудировать эти документы. И определить для себя, что лучше. Может и практически попробовать.
Я сначала пробовал вариант xapp524. Но потом вариант- xapp585.
В любом случае автомат калибровка клока и битслипа. Это самое трудоемкое.

Как понимаю, всё, что Вы посоветовали - вручную собранный приёмник, почему не воспользоваться готовым ядром?