Добрый день, уважаемые. Прошу вашей помощи в непростой задаче.
Дана ПП двухслойная с шиной, где частота передачи варьируется от 66-133MHz. Я завершил лишь часть разводки:



Дело в том, что эти проводники подходят и к CPLD, и к SSRAM, и к коннекторам, которые подключат другие три платы короткими шлейфами.
Я постарался избегать прямых углов и переходных отверстий, но последних получается 2-4 на линию. По расчетам длина линии не должна превышать 112мм иначе возникнут серьезные отражения (1/20 длины волны).



Вот путь управляющего сигнала типа WE/OE. Показан наихудший случай.



Тактовый сигнал я пропустил аккуратно без отверстий. Но возможно это бессмысленно, тк. частота каждой линии может быть ~ тактовой.



Собственно вопросы следующие:

1) Можно ли обойтись без терминирующих резисторов на концах (крайне сложно реализовать)? Длина проводников близка к максимальной 112мм (для 133MHz).
2) Поможет ли хоть как-нибудь последовательное согласование рядом с микроконтроллером?
3) Необходимо ли устанавливать буферы на остальных платах, к которым эта ПП будет подсоединена шлейфами?
4) Заработает ли что-нибудь работать на текущий момент разработки?

PS: PDF с разводкой имеется...  PCB1_01.pdf ( 258.28 килобайт ) Кол-во скачиваний: 249

PSS: Распишу подробнее, если необходимо.

По идее Ваша трассировка ничем не отличается от обычной шины PCI 66MHz. Все что нужно на стороне МК поставить последовательные резисторы.
И думаю CPLD подключить так, как будто это четвертый разъем. Чтобы все переходные были на примерно одинаковом расстоянии от разъема Ш1.
Буферы желательно поставить, тогда Вы отсечете топологию модулей от данной шины.
Снизить переходные процессы можно последовательными резисторами на выходе передатчиков. Причем значительно так снизить.
Возможно имеет смысл на модулях и на выходе МК влепить резисторы последовательно 33..100 Ом на каждый сигнал, включая тактовую частоту.
Работать она должна сразу даже для такой разводки. Особого криминала не видно...

Плата двуслойная, питание не разведено и места для обратных сигналов не предусмотрены. Кроме того, критичная длина проводников определяется не частотой переключения сигналов, а быстродействием приемопередатчиков, которое будет выше 133 МГц.
Мне кажется, двуслойная плата с таким подходом к проектированию заработает только чудом. На многослойке еще можно что-то обсуждать, если не подключать дополнительные платы шлейфами неизвестной длины. Шина PCI спроектирована целиком, вместе с цепями питания, согласованием, допустимыми длинами разных классов сигналов на дополнительных платах и т.п.

Спасибо за ответы, agregat и Old_horse.

Хорошо, т.е. на каждую плату по резисторам. А будут ли влиять на амплитуду сигнала остальные компоненты (всего: 7 включений в шину) ? Впрочем, они же в состоянии HI-Z.

Ах да. Топология других плат намного проще: прямые линии, проходящие от разъемов сразу до компонента (2-3 см).


Для питания я оставил место, чтобы развести его хорошей звездой.
Интересует ситуация относительно обратных сигналов. Это должны быть земляные проводники, проходящие под линиями передачи? А если я все свободное место на заполню "землей", то обеспечит ли это достаточное место для обратных?
(со шлейфа идет две линии для "обратных сигналов").

К сожалению, многослойки сейчас обходятся очень дорого, потому я разбил многослойку на несколько... А шлейф - 6 см, с шагом 0.5.

видал я как работают такие платы - рядом снимаешь шерстяную кофту и гаджет виснет.
сколько стоит кремний на печатке дешевле многослойки? Жаль кремний...

+1 посмотрите стандарт comрact PCI это ваш случай.
и проводники пошире разносите иначе работать не будет из-за перекрестных помех. Или, что еще хуже, иногда будет не работать

+1 за последовательные резисторы. В принципе, "цифра" многое прощает, охотно верю, что заработает на 133 МГц. Но, по-хорошему, этот дизайн уже за пределами двух слоёв.

да только резисторы надо не 33-100 Ом, а 400 Ом,чтобы согласовать импеданс воздуха и проводников
плата на 2-х слоях вряд ли будет проходить какие либо тесты на помехоэмиссию и будет сама ловить все что наводит помехи на провода.
цифра прощает многое, но жизнь нет.

Ну землю можно снизу сделать. 50 Ом не будет, но 150 наверно выйдет, но кусками

Вначале не сообразил что там еще 2 разъема с шлейфами... 133 Мгц в таком случае это утопия, в лучшем случае 33 как в PCI. Насколько помню, в том же PCI-X (не E!) требования значительно ужесточаются.
Если нужно 133 и на 2-х слоях, то много много резисторов, буферы и макеты, макеты и макеты долгими зимними или скорее летними вечерами.
Если хочется с первого раза, то плата 4 слоя.

А есть ли здесь люди, отходившие от правил трассировки PCI на "Expansion Board"?

Т.е. как лучше решать дилемму - уступить ПЛИСоводам (при этом длина линий под 100мм) или держать длины линий строго по стандарту?
PCI32/33MHz.

Давно наблюдаю за этой веткой- интересно был посмотреть насколько сильна любовь переливанию из пустого в порожнее после того, как дан абсолютно правильный исчерпывающий ответ(точнее несколько), а именно:





Однако начать стоит со следующих моментов:



На ваши скриншотах разводка отсутствует как явление- а изображен на них либо продукт случайных игрищ с псб редактором, либо попросту какая-то странная халтура. Сам склоняюсь ко второму варианту поскольку заявление "многослойки сейчас обходятся очень дорого" действительности не соответствует. Дорого обычно исправление последствий вызванных появлением того, что изображено на скриншотах. Здесь вариант только один- делать на 4 слоях минимум и полной переразводкой всего.

любителям экономить на спичках посвящается http://rusrevcom.narod.ru/content_a/FFF/fiesta_vs_tavria.htm
где-то в сети было более подробное описание с разборкой электрической части, не нашел.

Спасибо за советы.
Простите, что не описал ситуацию относительно соблюдения правил помехоустойчивости.
Я имел в виду минимальные требования к ПП, чтобы та заработала, пускай даже без устойчивости к шерстяным кофтам. (это и будет функционирующий макет)

Да, действительно похоже. Насчет верхнего предела частоты (133MHz) - это лабораторный идеал, склоняюсь к 66 при тактовой 133.

Соглашусь с Corvus, shf_05, правильный дизайн платы лежит за пределами 2 слоев. Но:

Действительно, у ПЛИС-оводах в экспериментальных проектах нарушен не один стандарт проектировки ВЧ платы, однако, результат удовлетворяет требования задуманного.

Вот если бы не эти три разъема (их больше двух), вопросов у меня бы не было. Неужели 6 см этого чуда все испортят?



EvilWrecker, то, что вы написали не добавляет никакой информации.
В чем странность этой "халтуры"? Это то Т-образное присоединение ПЛИС? Я исключил все "извивания" дорожек или этого не стоило делать?
Полагаясь на принцип "прямее и проще" при расположении компонентов и прокладки шин, я не улучшаю ВЧ характеристики?

Сообщение отредактировал void F() - Feb 11 2016, 18:30

это будет нечто глючное, на котором толком не отладишь ничего - больше времени потеряете, даже штучное изготовление 4-х слойки выйдет на 1-2 кр дороже 2-х слойки. да вы за 8 часов работы больше получаете наверно.

Я полностью поддерживаю эту мысль- это тоже самое что макетировать роботизированную автомобильную коробку передач на конструкторе лего: отсутствует собственно понятие применимости одного к другому.



почему же нет? Мысль именно в том что на ваших скриншотах разводка отсутствует как явление- без каких-либо завуалирований.



Обычно люди начинать сразу пытаться оценивать хайспиды, установку компонентов, ЭМС и пр.- это неверно в корне. Начинать нужно с самых простых вещей- а именно с того, как организованна земля(во-первых) и как организовано питание(во-вторых). Если на этом этапе видно неудовлетворительные результаты то никакие дальнейшие разводки/установки смысла не имеют, это мертворожденный дизайн. Говоря же о содержимом ваших скриншотов в этом контексте, оценка "неудовлетворительно" будет чересчур лестной.