Развожу плату с Artix-7. Нет необходимости в MGT и ADC. Нужно-ли запитывать банк с трансиверами и ADC? Или можно оставить пины MGTAVTT, MGTAVCC, дифф. пары MGT, VCCADC, VP_0,VN_0,DXP_0,DXN_0 и т.д. неподключенными?

Сообщение отредактировал maxics - Feb 25 2016, 18:15

Смотрите соответствующие руководства, для MGT есть специальная дока, для остальных пинов I/O guide. Одно точно, каждый пин расписан куда его подключать неиспользуемый, и бросать их просто так, а тем более на форуме спрашивать неразумно. Ну посоветуют Вам неверно и чего? Будете исправления под BGA делать, выковыривая канавки под провода? Читайте доки.

Сообщение отредактировал twix - Feb 25 2016, 18:25

[реплика без пользы для т.с.]
..если бы все пины ПЛИС надо было бы куда-нибудь цеплять - разводка превратилась бы в кошмар.

Цитата с форума Xilinx
"I can confirm that all the GTX power and IO (i.e. all pins starting with MGT, including RCAL) can be left un-connected on a Kintex 7 160 if you will not be using any of the features. My board configures fine and appears to opperate without issue."

Подозреваю, что Артикс аналогичен.