Спасибо за разъяснения. Но, извините, не могли бы вы более детально пояснить, что в данной ситуации можно было бы сделать, чтобы данные виделись правильно (что изменить в настройках мегафункции и какие куда следовало бы подключать сигналы от АЦП и внутри циклона). Я с диф.сигналами и последовательным кодом никогда не работал. И не очень представляю/понимаю, как программировать по SPI этот АЦП.
Может быть есть небольшое недопонимание в плане работы самой платы:
Есть две маленькие платки, на которых распаяны АЦП. Они воткнуты через разъем в большую плату, которая должна получить с них данные, обработать и передать обработанную информацию на следующую плату, от которой она в свою очередь для синхронной работы в общей системе получает клок.
Поэтому мне не очень понятно, как я на ядро циклона могу подать сразу несколько клоков. Проблема заключается еще в том, что платы уже распаяны и сейчас идет процесс отладки/тестирования.
Если я правильно понимаю, то синхронность фрейма я могу увидеть по осциллографу - сдвинут ли один сигнал относительно другого. И кроме того мне не сильно важно на сколько задерживается сам фрейм с 10-ю битами. Мне главное, чтобы биты были правильно распакованы. А на данный момент выходит какая-то непонятность - не зависимо от амплитуды всегда ВСЕ биты скачут (я вывожу их в параллель на тестовые ноги).

Всё скачет, т.к. порядок бит в принимаемом слове неправильный. Идеальный вариант - завести диффпару DCO+/DCO- на Cyclone и на ALTLVDS_RX in_clock (это не отменяет необходимость автомата для синхронизации). Если возможности нет или очень сложно, то можно попытаться принять правильные данные на Вашей системе, для этого:
1) Разберитесь с чтением/записью регистров АЦП по SPI;
2) Переключаете АЦП в режим тестовой последовательности, передаваться будет известная последовательность;
3) Сделайте автомат, который будет тактировать порт rx_channel_data_align[n-1:0], если принятое слово не соответствует образцу;
4) Когда границы фрейма найдены, переключаете АЦП в нормальный режим работы.

PS
Как вариант - можно попробовать угадать, какой битовый сдвиг для принимаемого слова использовать, но - плохой вариант.

Не очень понял по поводу идеального варианта - завести диффпару DCO+/DCO- на Cyclone и на ALTLVDS_RX in_clock (это не отменяет необходимость автомата для синхронизации). То есть мне нужно DCO+/DCO- ввести в Cyclone на LVDS-ные ноги и в коде подключить на ALTLVDS_RX.in_clock? Но ведь в таком случае у меня буду появляться биты каждые 2.5нс, а не цельное 10-ти битовое слово каждые 25нс? И как можно его синхронизовать?
Если вам не сложно, пожалуйста, не могли бы вы подправить настройки, которые я выложил в первом сообщении в теме?

Это идеальный вариант, выше по пунктам расписано, что необходимо сделать, чтобы система смогла работать в том виде, в каком есть сейчас.
Ещё доку на ядро почитайте, там расписан алгоритм работы.


Там всё правильно (для случая использования FCO или синхронного ему клока), только необходима синхронизация или вариант с гаданием правильного битового сдвига (тактируете align порт кнопкой или ещё каким способом и проверяете результат).

Извини, но я все время путаюсь, что вы имеете в виду под словом "ядро".


Немного запутался... а синхронизация происходит не по FCO - синхронизация фрейма? Он же 40МГц? Если он тактируется фреймом, то защелкивать же должен синхронно с фреймом? Или это не так? И не очень понятно как расписывать align порт.

ALTLVDS_RX



Читайте доку.

То есть я правильно понимаю, что ножка rx_data_align сдвигает на нужное количество бит сам фрейм, чтобы он правильно защелкнуться? Или не так? И я могу его попробовать подобрать сам, так как там всего 10 бит. Есть небольшой проблем - плату нужно запустить край через 3 дня(.

Сообщение отредактировал EpLeon - Mar 3 2016, 22:59

Да.

Можно попробовать (вручную тактировать align и анализировать принимаемые данные). Для одного канала, возможно, будет быстрее, чем полностью со всем разобраться и сделать правильно. Каналов АЦП 8 - пробуйте.

Сдвиг происходит, просто задержкой зашелкивания по фазе? Я правильно понимаю, что на ножку align нужно подавать частоту фрейма и сдвигать по одному битику? И еще вопрос - будут ли все каналы синхронны? Или для каждого нужна отдельная тактировка?

Импульс на линии align даёт сдвиг фрейма на 1 бит. Каждый канал необходимо синхронизировать отдельно.

И еще, может быть, конечно и глупый вопрос, но для окончательного понимания и осознания - на align подается частота фрейма, которая и будет сдвигаться на один бить по фазе, то есть та же частота, что и на rx_inclock, только со сдвигом?

Сообщение отредактировал EpLeon - Mar 5 2016, 00:48

Из доки на ALTLVDS:

Честно говоря, прочитав данный текст, я только больше запутался... на align нужно подавать клок со сдвигом по фазе, в зависимости от того на сколько бит сдвинуть - на столько и задерживать фазу данного клока, или нет?

На align нужно подавать импульсы до наступления синхронизма,после этого ничего подавать не нужно. Примерно так - фаза не совпадает => дали один импульс align, проверили фазу,фаза не совпадает => дали один импульс align, проверили фазу и т.д.

Имеется ввиду импульс любой длительности? Или туда что-то конкретное нужно подавать? Просто я сейчас туда подсоединил один из выходов PLL со сдвигом по фазе относительно основной частоты... То есть, я правильно понимаю, что сигнал поданный на align запускает подстройку фазы?
и еще вопрос - нужно ли такую подстройку проводить каждый раз при включении платы? Или же синхронизацию как-то можно запомнить?

Сообщение отредактировал EpLeon - Mar 5 2016, 10:02