реклама на сайте
подробности

 
 
2 страниц V  < 1 2  
Reply to this topicStart new topic
> Связь двух контроллеров по SPI.
Палыч
сообщение Mar 17 2016, 07:36
Сообщение #16


Гуру
******

Группа: Свой
Сообщений: 2 399
Регистрация: 10-05-06
Из: г. Новочеркасск
Пользователь №: 16 954



Цитата(ILYAUL @ Mar 17 2016, 11:18) *
элементарный повтор - сие таже задержка .

Если обмен между МК также примитивен, как и в примере ТС, то соглашусь: можно применить и повтор.
Go to the top of the page
 
+Quote Post
Lerk
сообщение Mar 17 2016, 07:40
Сообщение #17


Местный
***

Группа: Свой
Сообщений: 339
Регистрация: 5-05-11
Пользователь №: 64 797



Цитата(Палыч @ Mar 17 2016, 10:00) *
В AVR активный сигнал на входе SS (на ноге SS, настроенной как ввод) разрешает работу сдвигового регистра SPI. И не важно в каком режиме работает SPI - master или slave. Для мастера низкий (активный) сигнал на входе SS фактически означает готовность подчиненного устройства.


1. Сигналом SS управляет мастер.
2. Если сигналом SS управляет не мастер, см. п.1.

Цитата(ATMega 328p datasheet)
19.3.2 Master Mode
When the SPI is configured as a Master (MSTR in SPCR is set), the user can determine the
direction of the SS pin.
If SS is configured as an output, the pin is a general output pin which does not affect the SPI
system. Typically, the pin will be driving the SS pin of the SPI Slave.
If SS is configured as an input, it must be held high to ensure Master SPI operation. If the SS pin
is driven low by peripheral circuitry when the SPI is configured as a Master with the SS pin
defined as an input, the SPI system interprets this as another master selecting the SPI as a
slave and starting to send data to it
. To avoid bus contention, the SPI system takes the following
actions:
1. The MSTR bit in SPCR is cleared and the SPI system becomes a Slave. As a result of
the SPI becoming a Slave, the MOSI and SCK pins become inputs.
2. The SPIF Flag in SPSR is set, and if the SPI interrupt is enabled, and the I-bit in SREG is
set, the interrupt routine will be executed.
Thus, when interrupt-driven SPI transmission is used in Master mode, and there exists a possibility
that SS is driven low, the interrupt should always check that the MSTR bit is still set. If the
MSTR bit has been cleared by a slave select, it must be set by the user to re-enable SPI Master
mode.
Go to the top of the page
 
+Quote Post
Палыч
сообщение Mar 17 2016, 11:03
Сообщение #18


Гуру
******

Группа: Свой
Сообщений: 2 399
Регистрация: 10-05-06
Из: г. Новочеркасск
Пользователь №: 16 954



Под термином "мастер" понимается МК, SPI которого работает в "master mode".
Поэтому утверждение
Цитата(Lerk @ Mar 17 2016, 11:40) *
Сигналом SS управляет мастер.
как говорит один мой коллега: "Всего лишь Ваша неправильная точка зрения". rolleyes.gif
Go to the top of the page
 
+Quote Post
Lerk
сообщение Mar 17 2016, 15:13
Сообщение #19


Местный
***

Группа: Свой
Сообщений: 339
Регистрация: 5-05-11
Пользователь №: 64 797



Цитата(Палыч @ Mar 17 2016, 14:03) *
Под термином "мастер" понимается МК, SPI которого работает в "master mode".
Поэтому утверждениекак говорит один мой коллега: "Всего лишь Ваша неправильная точка зрения". rolleyes.gif


Какая прелесть, что она совпадает со мнением ребят из AVR. biggrin.gif
Go to the top of the page
 
+Quote Post
Gorby
сообщение Mar 18 2016, 10:40
Сообщение #20


Местный
***

Группа: Свой
Сообщений: 449
Регистрация: 28-10-04
Из: Украина
Пользователь №: 1 002



Цитата(501-q @ Mar 17 2016, 05:57) *
Сигнал о готовности ведомого устройства в шине SPI отсутствует, его нужно отдельно выдумывать.
Я делал подтягиванием различных линий к определённым уровням (подойдут SCK, MOSI): мастер настраивает
эти линии на вход без подтяжки, а слейв -- с подтяжкой. После включения SPI мастером у слейва эти линии остаются входами.

Но выделение отдельной сигнальной линии -- правильнее.

Илья


Бред сивой свинячьей кобылособаки! (с)

Включите мозг, товарищи! Если слейв не готов отдать данные сразу (в следующем слове за командой на чтение), то поезд ушел. Всё. Навсегда.
Вычитается при следующей команде чтения. А вот грамотный разработчик вводит в систему команд "чтение статуса".
И если есть команды долгоиграющие (стирание флеша например), то как раз чтением статуса и дожидаются конца операции.
Ну еще можно бит Ready и тд. И никаких манипуляций SS со стороны слейва! У вас уже есть прекрасный механизм передачи
данных - не надо его портить. Это ж надо додуматься!


--------------------
Умею молчать на 37 языках...
Go to the top of the page
 
+Quote Post
501-q
сообщение Mar 21 2016, 04:59
Сообщение #21


Участник
*

Группа: Участник
Сообщений: 38
Регистрация: 24-02-09
Из: Екатеринбург
Пользователь №: 45 296



Цитата(Gorby @ Mar 18 2016, 15:40) *
Включите мозг, товарищи! Если слейв не готов отдать данные сразу (в следующем слове за командой на чтение), то поезд ушел. Всё. Навсегда.

[CENSORED]
"Сразу" -- это когда? На следующем такте SCK? Через 10 мкс? Через 10 мс? Через 10 секунд? Ага, "сразу" -- точный инженерный термин.

Слейв может подготовить данные и сообщить об этом мастеру. Поезд подождёт, пока ему разрешат ехать дальше.

Цитата
Вычитается при следующей команде чтения. А вот грамотный разработчик вводит в систему команд "чтение статуса".

Грамотный разработчик сначала анализирует требования ко времени реакции слейва/системы и т.д.

Кстати, как реализовать команду "чтение статуса"? Или это единственная команда? Или всё же нужно сделать задержку/паузу на время подготовки слейвом ответа на команду мастера? И как эту задержку можно уменьшить (если нужно уменьшать)?

Илья

Сообщение отредактировал IgorKossak - Mar 21 2016, 08:51
Go to the top of the page
 
+Quote Post
ILYAUL
сообщение Mar 21 2016, 12:58
Сообщение #22


Профессионал
*****

Группа: Свой
Сообщений: 1 940
Регистрация: 16-12-07
Из: Москва
Пользователь №: 33 339



Цитата
Кстати, как реализовать команду "чтение статуса"? Или это единственная команда?

Код
void Init (void) {
............
............

SPDR= "ОТВЕТ МАСТЕРУ";

}

void MAIN (void) }

while (1) {

  }
}

ISR (SPI_vect) {

SPDR= "ОТВЕТ МАСТЕРУ"; На будущее
}


--------------------
Закон Мерфи:

Чем тщательнее составлен проект, тем больше неразбериха, если что-то пошло не так
Go to the top of the page
 
+Quote Post
AI7
сообщение Mar 25 2016, 19:12
Сообщение #23





Группа: Участник
Сообщений: 7
Регистрация: 15-10-13
Пользователь №: 78 749



Цитата(Палыч @ Mar 16 2016, 16:30) *
4) устройство-мастер выждав после передачи время, необходимое для гарантированной реакции подчиненного устройства на первый байт, производит считывание байта ответа.

«Выжидать время, необходимое для гарантированной реакции подчиненного устройства» - наверно, нехорошо. Откуда вы знаете это гарантируемое время? Да и в процессе разработки программа в подчиненном МК может поменяться, поменяется и гарантируемое время. Каждый раз это отслеживать неудобно.
На мой взгляд, проще и удобней сделать так: мастер регулярно посылает стартовый байт и ждет, когда придет байт ответа. Раз пришел байт ответа, значит, периферийный МК закончил свои дела и переключился на обмен с мастером, можно начинать сеанс связи.

Go to the top of the page
 
+Quote Post

2 страниц V  < 1 2
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 27th July 2025 - 07:32
Рейтинг@Mail.ru


Страница сгенерированна за 0.01408 секунд с 7
ELECTRONIX ©2004-2016