И какая микросхема?

Ааа... немного теории. Если частоты разные и сдвиг по частоте постоянный, то фаза бегает по кругу с частотой равной разнице.
Если разница не более штатных 100 ппм, то на 5 бит фазовый перескок фронта не возможен чаще одного раза. Он легко детектируется. Вот парные ошибки уже потребуют тотальной синхронизации частот, но для этого разница должна стать на порядок больше.
А передатчик работает на своей частоте. Это не приводит к ошибкам, так как на другой стороне приемник тоже подстраивает фазу.
Частоту мой приемник не подстраивает. Просто есть маска валид-инвалид. Чисто для оптики приемник значительно проще. А вот для меди, где есть скрэмблирование, приемник втрое сложнее.
Не понял про 6 ног. PECL in, PECL out и SC. Обычно SC в уровнях LVCMOS. Так что 5 ног)))

Сообщение отредактировал Corner - Apr 3 2016, 21:01

Сейчас посмотрел, меньше ног у 50МГц PHY, но смысла не вижу - MAC-уровень все-равно в ПЛИС надо реализовывать, а для DIY лучше вариант на резисторах.
Раньше смотрел SPI-варианты PHY+MAC, но там скорость маленькая по SPI.


Сигнал 3х-уровневый, MLT-3 кодирование, для приема использую 2 пары LVDS входов, итого 4 ноги.
Есть еще вариант с диодами, там 1 пара LVDS входов потребуется.
В недифференциальном режиме не пробовал, про PECL даже не задумывался (надо будет посмотреть...) Что есть SC?
Для передачи 2 ноги LVTTL.


Сообщение отредактировал Leka - Apr 3 2016, 21:07

Слезайте с тяжелых наркотиков))) В оптике нет MLT-3. Два PECL туда-сюда и SC - детектор несущей.
MLT-3 в меди. Вместе со скрэмблером и еще кучей "счастья".

А как будете делать усиление сигнала на приеме? АРУ на резисторах или полметра все расстояние? И что будет с электростатикой?

Мне надо было полметра. А для серьезных целей нужен PHY с АЦП или сдвоенным LVDS с подгонкой порогов по амплитуде.

Именно на меди, 100base-tx, не стал открывать новую тему "ethernet phy в ПЛИС".
Расстояние маленькое - до компа или Wi-Fi роутера.
Комп видит idle-поток, и пишет "100Мбит/сек".

Сообщение отредактировал Leka - Apr 3 2016, 22:02

ТС писал про оптику. Не суть....
А ПК видит не айдл поток. Он сначала увидел флп импульсы в которых написано 100 М. Иначе бы сильно удивился, увидев сразу скрэмбленный айдл. Мой ПК, во всяком случае, был в шоке.
И ошибки вы увидите только на данных. Пока их нет, ПК счастлив, получая М последовательность скрэмблера.

В компе в свойствах сетевой карты прописал 100Мбит/сек, и подаю сразу idle-поток без FLP-импульсов, комп принимает.

Когда на компе посылаю UDP-пакет, ПЛИС получает только широковещательный ARP-пакет (разбор на стороне ПК пока делаю). Так что мне надо будет еще с протоколами верхнего уровня разобраться...
В ПЛИС пока реализована только логика различения idle-потока (в тч с ошибками) от потока данных, и сохранение в блочной памяти только данных, с последующей пересылкой в комп.

Сообщение отредактировал Leka - Apr 3 2016, 23:25