Базу можно на простом текстовом файле делать.

И как это делается одним движением?

В библиотеке это делается через парамер менеджер как раз таки одним движением. Ну максимум двумя

О!
Уже и там есть.
Мне казалась много лет назад там его не было.
Тогда да- несколько кликов

Народ, помогите разобраться с зазорами на внутренних слоях.
Для ряда высоковольтных цепей нужно выставить зазор 1 мм. Создаю правило, где в качестве первого объекта перечисляю цепи:
(InNet('SC') or InNet('0') or InNet('+500V') or InNet('NetC47_2') or InNet('A') or InNet('B') or InNet('NetD6_1') or InNet('NetD7_1') or InNet('NetD11_1') or InNet('NetD26_2').....
В качестве второго указываю IsRegion
Всё работает.
Теперь для некоторых из перечисленных цепей хочу создать персональные зазоры, меньшие по размеру. Для этого создаю правило с более высоким приоритетом, где в в качестве первого объекта перечисляю требуемые цепи:
(InNet('SC') or InNet('0'))
В качестве второго опять указываю IsRegion.
Смотрю результат - зазоры между цепями 'SC' и '0' уменьшились. Однако одновременно на верхнем слое вдруг позеленели компоненты, подключенные к цепям, перечисленным в предыдущем правиле (для зазора 1 мм). Причина, что между контактами компонентов менее 1 мм. Причина не понятна. До момента создания второго правила всё было нормально, а теперь не нормально. В чём проблема? Что не так делаю?

Сообщение отредактировал eleks - Apr 6 2016, 10:27

1. (И главное) Поинтересуйтесь в ОСТ-ах, ГОСТ-ах, стандартах IPC, допустимы ли в Вашей плате цепи +500V на внутренних слоях.
2. Попробуйте задать класс цепей, чтобы не перечислять.

И какие видятся проблемы на внутренних слоях при напряжении +500В и зазорах 1мм?


Стёр и вновь ввёл правила и проблема исчезла. Видимо какой-то глюк Altium.


Сообщение отредактировал eleks - Apr 6 2016, 11:19

А между слоями зазор будете соблюдать



Следите за пробелами и прочей нечистью

Не стоит путать электрическую прочность платы во внутреннем слое с межслойной электрической прочностью. Последний параметр для текстолита FR-4 составляет 50кВ/мм.
Что касается приведённой таблички из IPC-2221, то там явная нестыковка. Согласно таблицы, при напряжении 500В во внутреннем слое достаточно зазора 0.25мм, а при повышении напряжения всего на 1В, согласно формулы, зазор необходимо увеличить до 1.2525мм! Странновато как-то. Однако Hypericum так торопился нахамить, что даже не обратил внимание на эту странность. Или просто не обладает способностью к аналитическому мышлению.
У меня, к сожалению нет последней версии документа IPC-2221, однако производители приводят следующую табличку, ссылаясь на этот стандарт.

Согласно этой табличке, зазор для внутренних слоёв, при напряжении более 500В считается по формуле 0.25+((V-500)*0.0025) мм.


Чтобы не мучатся расчётами в столбик, можно воспользоваться простым калькулятором от компании SATURN PCB Design.

Все правильно было написано
ГОСТ 23751
1. Цепи с напряжением более 250В в МПП применять не рекомендуется



Поверьте каждая запись связан с обугливанием плат при свободной трактовке положений

Даже так.
Видимо за последние 30 лет технология производства ПП не стояла на месте. Однако сейчас многослойные ПП очень активно используются в высоковольтных приложениях. Если не приходилось работать с подобными изделиями, то надеюсь хоть обмотки планарных трансформаторов на основе многослойных ПП на глаза попадались? Возможно что-то слышали о фольгированном алюминии?

250 вольт, это не высоковольтные приложения
Там свои материалы
Рекомендация дана для "Фольгированный гетинакс (ГФ)" и "Фольгированный стеклотекстолит (СФ)"

Возможно безликие ГФ и СФ в самом деле не стоит использовать при напряжении более 250В (ГФ вообще не стоит использовать).
В данном случае речь идёт об обыкновенном FR-4.
Для примера крайний случай - дейташит на фольгированный алюминий, где в качестве основной изоляции используется стеклотекстолит FR-4 толщиной 0.1мм. Согласно Вашей трактовки таблички из IPC-2221 этот текстолит нельзя использовать при напряжении более 100В.
Metal Core PCB
Сетевой PFC мощностью 1000Вт выполненный на Metal Core PCB

Плиз, ткните пальцем, где это я трактовал IPC


Приведите ссылку на топологию.
Там где между слоями толщиной 0.1 мм (FR4) есть проводящий рисунок с разницей потенциалов 1000 вольт

Есть у меня светодиоды где выход предыдущего светодиода соединён со входом следующего и таких каскадов мне нужно сделать допустим 900. При этом самый первый вход этих каскадов подключён к МК и у каждого есть свой обвяз в виде кондера. Не чертить же это руками?

Даже схему одного из каскадов приведу ))


Сообщение отредактировал AlexeyK - Apr 10 2016, 19:46

Используйте иерархию.
Там просто, но в 2 словах не опишешь.
Примеры и действия можно найти по ссылкам в закрепленной теме.
Возможно уже есть и тут
и хоть старые но были и где-то здесь