Коллеги,кто работал с этим чипом? Не нахожу ответа на несколько вопросов.
1). Как вычисляется LLR(Lane Line Rate) выходного интерфейса в зависимости от режима работы? Аналоговые девицы просто дают формулу для расчёта,здесь такой формулы не нашёл.
2). Как понимать применительно к этому чипу выражение M = Number of (logical) converters , например для Bypass Mode, No Decimation, DDR = 1, P54 = 0 значение М = 8. Но ведь М это количество АЦП, как я понимаю. Тогда почему 8, информации по этому не нашёл.