Вот, например, запускаю симулятор и смотрю дизассемблер startup_stm32f10x_md.s

Строку 133: LDR R0, =SystemInit
компилятор разворачивает в строку:

0x0800016C 4809 LDR r0,[pc,#36] ; @0x08000194
Это значит, что будет загружено в R0 значение из памяти по адресу PC+36. И в данный момент PC = 0x0800016C.

НО!
0x0800016C+36 = 0x08000190. Хотя компилятор в комментарии указывает другой адрес - на 4 байта больше. И в самом деле обращение идет по адресу 0x08000194. Как получилась такая разница? Сначала инкрементируется счетчик команд на 4 (переход к след. команде), а потом выполняется сложение и пр?

Найдите в поисковике "ARMv6-M Architecture Reference Manual" aka ARM DDI 0419C и скачайте PDF. Если stm32f10x это CM0. Там есть описание команды LDR со всеми нюансами.

Если разбираетесь с ассемблером, необходимо достаточно внимательно читать документацию на архитектуру, а не только описания отдельных команд и т.п. В частности, PC увеличивается сразу после выборки команды, а не после её выполнения. Кроме того, его адрес для вычисления адреса обращения к памяти может "корректироваться" не вполне очевидным поначалу способом (связано с любовью АРМов к выровненным на соответствующую границу доступам). Именно эти вещи и имеют место в данном случае.

stm32f10x это CM3, но не суть. Спасибо за наводку. Касательно конкретно CM3 не нашел описания. Думал почитать смежно, но это может оказаться плохой идеей. Вдруг чего там намутили разработчики.



Тут наверное замешан т.н. "Prefetch unit". как я понял он выполняет предварительную выборку след. команды, но не выполняет ее. Вот он и увеличивает счетчик на 4 (как раз на размер команды). А затем сама команда увеличивает еще на 36. Итого получится PC+40.
Нашел в Cortex-M3 Technical Reference Manual

Попробую сделать тестовый проект на ассемблере. (ну дык я на С++ пишу)

Тогда это ARMv7-M. На сайте АРМа скачивается через регистрацию. В поисковиках можно найти за так.


Увеличивает ПО-РАЗНОМУ. Читайте описание LDR конкретного ядра + режима (инструкции 32/16 бит).

Размер команд в Тумбе-2 может быть и 16 и 32 бита. То есть нельзя говорить, что на размер команды.

Во как, спасибо за разъяснения. Теперь все понятно.

The Definitive Guide to the ARM Cortex-M3 by Joseph Yiu Chapter 3
"Program Counter R15
R15 is the program counter. You can access it in assembler code by either R15 or PC. Due to
the pipelined nature of the Cortex-M3 processor, when you read this register you will find that
the value is different than the location of the executing instruction by 4. For example:
0x1000 : MOV R0, PC ; R0 = 0x1004
Writing to the program counter will cause a branch (but link registers do not get updated).
Since an instruction address must be half word aligned, the LSB (bit 0) of the program
counter read value is always 0. However, in branching, either by writing to PC or using branch
instructions, the LSB of the target address should be set to 1 because it is used to indicate
the Thumb state operations. If it is 0, it can imply trying to switch to the ARM state and will
result in a fault exception in the Cortex-M3."
Наверно в тему.