|
собрать примерный аналог ad9958 на fpga |
|
|
|
May 17 2016, 10:00
|
Профессионал
    
Группа: Свой
Сообщений: 1 088
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082

|
Цитата(sergey sva @ May 17 2016, 12:06)  Чем лучше дизайн на дискретных элементах чем один чип ad9958 ? Работаю со спартан6, корка DDS позволяет работать с разрядностью 48бит и в режиме реального времени менять и частоту и фазу согласно заданному алгоритму, точность можете вычислить самостоятельно исходя из частоты дискретизации и требуемой, но она очень высокая. Максимальное быстродействие (SFDR, 12-bit phase, 12-bit sin/cos, use DSP48) 400МГц. Есть настройка Noise Shaping. Описание корки http://www.xilinx.com/support/documentatio...n/dds_ds558.pdfЗЫ. И да, если xilinx, то проще, дешевле и быстрее будет использовать 7 семейство (хотя там ПО немного другое).
|
|
|
|
|
May 17 2016, 12:43
|
Профессионал
    
Группа: Свой
Сообщений: 1 088
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082

|
Цитата(sergey sva @ May 17 2016, 15:30)  занимает. Задача требуется получить выходной сигнал до 200Мгц с лчм и лфм с временем шага 1 мкс. Какое разрешение по фазе и частоте можно получить используя плис (примерно)? для спартан6 частота 200МГц не проблема, точность по частоте в случае 48разрядов - 200000000/2^48~7e-7Гц, точность по фазе в градусах - 360/2^48. Выходной сигнал до 200МГ - Вы хотите с какой частотой дискретизации работать? По документации самый быстрый кинтакс ультра скэйл дает максимальную частоту работы DSP48 741МГц, BRAM - 660МГц.
|
|
|
|
|
May 17 2016, 14:30
|
Вечный ламер
     
Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453

|
Цитата(bogaev_roman @ May 17 2016, 20:43)  точность по фазе в градусах - 360/2^48. и это на Цитата занимает 15BRAM 18k.....12-bit phase, 12-bit sin/cos ? реально столько получилось ?
--------------------
|
|
|
|
|
May 17 2016, 14:36
|
Профессионал
    
Группа: Свой
Сообщений: 1 088
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082

|
Цитата реально столько получилось ? Что там получилось реально после компиляции я сейчас посмотреть, к сожалению, не могу. Попозже. Отображает именно так. Там же еще куча настроек по функциональности - здесь DSP48 в минимум, остальные по дефолту. Ширина фазы определяет разрядность адреса чтения, но реально в таблице значений меньше (по синус/косинус конкретно в этом случае выделено всего 16 разрядов), т.е. кол-во bram определяется разрядностью значений.
Эскизы прикрепленных изображений
|
|
|
|
|
May 17 2016, 15:33
|
Вечный ламер
     
Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453

|
Цитата(bogaev_roman @ May 17 2016, 22:36)  Что там получилось реально после компиляции я сейчас посмотреть, к сожалению, не могу. Попозже. Отображает именно так. Там же еще куча настроек по функциональности - здесь DSP48 в минимум, остальные по дефолту. Ширина фазы определяет разрядность адреса чтения, но реально в таблице значений меньше (по синус/косинус конкретно в этом случае выделено всего 16 разрядов), т.е. кол-во bram определяется разрядностью значений. но вы же сами понимаете, что бы иметь возможность прочитать из памяти синус с дискретом 360/2^48, вам нужна память с шиной адреса 2^46. При этом, что бы не было повторяющихся значений, нужно иметь соответствующую разрядность этого синуса, иначе нет смысла в такой подробной дискретизации. Судя по вашей таблице там в 15 RAMB18 блоках, прописано 1/4 синуса, что дает 16 битный синус на выходе + 2^16 дискретизацию этого синуса. Но никак не 2^48 Цитата(sergey sva @ May 17 2016, 23:16)  Частота на выходе dds до 200Мгц частоту дискретизации цапа не меньше чем в 2-2,5 раза. Получается что бы повторить похожий dds ad9958 на плис нужен не cyclon 3 -4 spartan 6 что то более быстрое? спартан 6 + ЦАП класса AD9129. У спартана на выходе сердесы в ддре на 800Мгц.
--------------------
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|