http://www.mvd-fpga.com/cores/en/files/Up_...ite%20paper.pdf
http://www.xilinx.com/products/intellectua...m.html#overview

..jitter будет от ЦАПа зависеть и от его клока.

Это имел ввиду просто не так выразился. А у ad9958 какой jitter?

Как бы DDS не этими параметрами меряются. Вас должны интересовать фазовые шумы dbc/Hz и уровень спурсов. Все это при работе на разных частотах.

ЗЫ. В даташите всё это написано.

Согласен, но, согласно формулам, точность определяется разрядностью аккумулятора, а не разрядностью синуса

Что бы получить 48 бит разрешение таблицу с синусом нужно будет в формате double хранить в озу?

тут вопрос про 48-ми битную фазу, а не про частоту.
потому что если при 16-ти разрядном синусе фазу сдвинуть на 2^-48, из 16-ти разрядной таблицы будут браться абсолютно точно такие же значения как и без сдвига, а значит и фазу лучше чем разрядность синуса не подстроить.

хотя формально да, 48-ми разрядный аккумулятор на 2^-48 по фазе сдвинуть можно, только в результате ничего не поменяется.


разрядность синуса и длина таблицы определяются разрядностью ЦАП.
48 бит - только аккумулятор фазы который разрешение по частоте и определяет.

Здесь говорится о точности установления частоты. Кроме точности установления частоты также важна точность установления амплитуды, так как от этой величины зависит амплитуда паразитных спектральных составляющих (spurs),
которые также влияют на характеристики системы в целом.

Таблица - четверть периода синуса разрядностью 16 бит. Аккумулятор разрядностью 48 бит формирует адрес чтения из таблицы, т.е. происходит некая дешифрация аккумулятора в адрес. Ну условно при точности синуса 16 бит аккумулятор в диапазоне от нуля до X соответствует адресу 0 (т.к. в этом диапазоне аккумулятора синус равен 0 из-за ограничения разрядности). Это я так понял, может неправильно. Где эти значения будут храниться вопрос другой - по умолчанию в аппаратной BRAM (для xilinx) ПЛИС.

Да

Да, поэтому в самом начале в качестве дополнительной плюшки корки добавил ссылку на ее описание и возможность подключения Taylor Series Corrected DDS и прочего, которые сам не использовал и не разбирался.

не обязательно. Чтобы уменьшить размер таблицы есть всякие трюки типа брать ближайшие точки в таблице, затем интерполировать (линейно, кубическими сплайнами и т.д.).
Кроме того синус можно считать и другими способами (вышеупомянутой кордик, разложение в ряд и т.д.).

З Ы Поглядите описалово на DDS от Хилых - там основные теоретические моменты неплохо описаны.

На плис spartan 6 sc6slx9 можно реализовать примерный аналог ad9958. Цена получается выше в несколько раз (. Только цена одного цапа AD9129 почти как как ad9958. Может кто решал такую задачу и получилось не так дорого, какие компоненты использовали sc6slx9 + ..?

ad9129 - это совсем не аналог, его частота выше, аналог скорее dac3154, он значительно дешевле.

Аналог или похожий по характеристика на ad9958 dds производства России существует? Может можно собрать из дискретных элементов производства России ? Постоянно по телеку показывают столько военной техники радары комплексы c300 400 Что же там все импортное, если бы производили в России все микросхемы для такой техники то на рынке бы это свободно продавалась или нет ?
Я ничего против импортного не имею, детали выбираю по характеристикам цена, качество, доступность и тд.. мне все равно где они сделаны главное что бы работали надежно. Просто стало интересно есть такие Российское dds попытался найти но не смог.

1367МН015
http://www.mri-progress.ru/products/bis-i-...sintezator-dds/
Правда насколько они покупабельны я не знаю.

Аккумулятор фазы хоть и 48 бит, памяти на хранение столько никогда не бывает, адрес на память берут со старших бит аккумулятора (правда совсем 2 старших бита берут для выбора квадранта, а хранят четверть синуса в таблице). А вот дальше можно применить метод Тейлоровской коррекции, когда по оставшимся битам аккумулятора вычисляется поправка к значению из памяти. Это дает ощутимый прирост к параметрам формируемого сигнала. Эта опция есть у Xilinx из коробки, ее просто надо включить и требует она минимального количества умножителей. Правда я думал это прописные истины для всех, кто когда-нибудь использовал DDS в своей работе.

К вопросу о реализации на ПЛИС. Сделать можно, больших загвоздок нет, особенно в цифровой части. Мы, например, используем ЦАП AD9739 (2,5 ГГц, раньше стоил $50 в розницу). На мало-мальском Spartan-6 его можно использовать до 1,6 ГГц, на других сериях до номинала. На Virtex-5 даже разгоняли до 3 ГГц. В аналоговой части приходится бороться с зеркалками, спурами ЦАПа, неравномерностью АЧХ. Фазовый шум формируемого сигнала непосредственно определяется опорным генератором, так что здесь все хорошо. Но по цене это никогда не будет дешевле, как мне кажется.


В современных дизайнах с параллельной шиной ЦАПа такт приходит от самого ЦАПа, внутренние PLL использовать не нужно в большинстве случаев.
В случае с JESD204 такт восстанавливается из потока данных.


Открываем ds162.pdf и смотрим DSP48A1 - Fmax. Для -2 спидгрейда 333 МГц. Это если на DSP48 делать, там сразу до 48 бит такая производительность. Если делать на логике думаю где-то около того же, получится, но 16 бит.


Все определяется опорным тактовый сигналом.