реклама на сайте
подробности

 
 
3 страниц V   1 2 3 >  
Reply to this topicStart new topic
> stm32f4 ethernet потеря пакетов
Fobes
сообщение May 18 2016, 19:17
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 37
Регистрация: 19-01-16
Пользователь №: 90 105



Всем доброго времени суток. Собственно заметил такую проблему. Отправляю пакеты в сеть на скорости в 4Мбита/c. использую low_level_output для отправки пакетов. при отправке нет никаких ошибок и не возникают вообще, но вот с повышением нагрузки, другими словами, если втыкаю плату в роутер, в котором уже около 4 мбит, то получаю что тупо теряются пакеты... в шарке их попросту нет, но ошибок при отправке никаких нет... физика: dp83848 ... что-то совсем в ступоре и не знаю даже куда копать... помогите идеями sad.gif
Go to the top of the page
 
+Quote Post
scifi
сообщение May 18 2016, 19:37
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 3 020
Регистрация: 7-02-07
Пользователь №: 25 136



Дуплекс надо проверить для начала.
Go to the top of the page
 
+Quote Post
kolobok0
сообщение May 18 2016, 19:48
Сообщение #3


практикующий тех. волшебник
*****

Группа: Участник
Сообщений: 1 190
Регистрация: 9-09-05
Пользователь №: 8 417



Цитата(Fobes @ May 18 2016, 22:17) *
...Отправляю пакеты в сеть... помогите идеями sad.gif


пакеты - это имеется ввиду IP пакеты?
ну дык имеют право теряться. кто теряет - тот не справляется. наверное надо понять критерий киляния их у того кто их киляет.

для ловли анализатором - надо учитывать, что роутеры могут резать трафик не предназначенный другим адресам.
Go to the top of the page
 
+Quote Post
Fobes
сообщение May 18 2016, 20:32
Сообщение #4


Участник
*

Группа: Участник
Сообщений: 37
Регистрация: 19-01-16
Пользователь №: 90 105



Цитата(scifi @ May 18 2016, 20:37) *
Дуплекс надо проверить для начала.

В функции ETH_MACDMA_Config заданы вот такие параметры... Возможно я сейчас задам очень глупый вопрос, но не пинайте начинающего sad.gif Значения ETH_Speed_100M, ETH_Mode_FullDuplex и т.д. должны быть стандартными для stm32F4 или же они берутся из даташита на физику ? Или же нужно прописывать непосредственно в физику настройки через ETH_WritePHYRegister ?

CODE

#define ETH_AutoNegotiation_Disable ((uint32_t)0x00000000)
#define ETH_Speed_100M ((uint32_t)0x00004000)
#define ETH_Mode_FullDuplex ((uint32_t)0x00000800)


static void ETH_MACDMA_Config(void)
{
ETH_InitTypeDef ETH_InitStructure;

/* Reset ETHERNET on AHB Bus */
ETH_DeInit();

/* Software reset */
ETH_SoftwareReset();

/* Wait for software reset */
while (ETH_GetSoftwareResetStatus() == SET);

/* ETHERNET Configuration --------------------------------------------------*/
/* Call ETH_StructInit if you don't like to configure all ETH_InitStructure parameter */
ETH_StructInit(&ETH_InitStructure);

/* Fill ETH_InitStructure parametrs */
/*------------------------ MAC -----------------------------------*/
//ETH_InitStructure.ETH_AutoNegotiation = ETH_AutoNegotiation_Enable;
ETH_InitStructure.ETH_AutoNegotiation = ETH_AutoNegotiation_Disable;
ETH_InitStructure.ETH_Speed = ETH_Speed_100M;
ETH_InitStructure.ETH_Mode = ETH_Mode_FullDuplex;

ETH_InitStructure.ETH_LoopbackMode = ETH_LoopbackMode_Disable;
ETH_InitStructure.ETH_RetryTransmission = ETH_RetryTransmission_Enable;
ETH_InitStructure.ETH_AutomaticPadCRCStrip = ETH_AutomaticPadCRCStrip_Disable;
ETH_InitStructure.ETH_ReceiveAll = ETH_ReceiveAll_Disable;
ETH_InitStructure.ETH_BroadcastFramesReception = ETH_BroadcastFramesReception_Enable;
ETH_InitStructure.ETH_PromiscuousMode = ETH_PromiscuousMode_Disable;
ETH_InitStructure.ETH_MulticastFramesFilter = ETH_MulticastFramesFilter_None;
ETH_InitStructure.ETH_UnicastFramesFilter = ETH_UnicastFramesFilter_Perfect;
#ifdef CHECKSUM_BY_HARDWARE
ETH_InitStructure.ETH_ChecksumOffload = ETH_ChecksumOffload_Enable;
#endif

/*------------------------ DMA -----------------------------------*/

/* When we use the Checksum offload feature, we need to enable the Store and Forward mode:
the store and forward guarantee that a whole frame is stored in the FIFO, so the MAC can insert/verify the checksum,
if the checksum is OK the DMA can handle the frame otherwise the frame is dropped */
ETH_InitStructure.ETH_DropTCPIPChecksumErrorFrame = ETH_DropTCPIPChecksumErrorFrame_Enable;
ETH_InitStructure.ETH_ReceiveStoreForward = ETH_ReceiveStoreForward_Enable;
ETH_InitStructure.ETH_TransmitStoreForward = ETH_TransmitStoreForward_Enable;

ETH_InitStructure.ETH_ForwardErrorFrames = ETH_ForwardErrorFrames_Disable;
ETH_InitStructure.ETH_ForwardUndersizedGoodFrames = ETH_ForwardUndersizedGoodFrames_Disable;
ETH_InitStructure.ETH_SecondFrameOperate = ETH_SecondFrameOperate_Enable;
ETH_InitStructure.ETH_AddressAlignedBeats = ETH_AddressAlignedBeats_Enable;
ETH_InitStructure.ETH_FixedBurst = ETH_FixedBurst_Enable;
ETH_InitStructure.ETH_RxDMABurstLength = ETH_RxDMABurstLength_32Beat;
ETH_InitStructure.ETH_TxDMABurstLength = ETH_TxDMABurstLength_32Beat;
ETH_InitStructure.ETH_DMAArbitration = ETH_DMAArbitration_RoundRobin_RxTx_2_1;

/* Configure Ethernet */
EthInitStatus = ETH_Init(&ETH_InitStructure, DP83848_PHY_ADDRESS);

/* Enable the Ethernet Rx Interrupt */
//ETH_DMAITConfig(ETH_DMA_IT_NIS | ETH_DMA_IT_R, ENABLE);
}



Цитата(kolobok0 @ May 18 2016, 20:48) *
пакеты - это имеется ввиду IP пакеты?


Нет, у меня не на транспортном уровне все, а на канальном, т.е. ethernet пакет + vlan tag + специализированный протокол.

Сообщение отредактировал Fobes - May 18 2016, 21:08
Go to the top of the page
 
+Quote Post
desh
сообщение May 19 2016, 05:36
Сообщение #5


Частый гость
**

Группа: Свой
Сообщений: 113
Регистрация: 25-10-07
Из: Краснодар
Пользователь №: 31 725



Цитата(Fobes @ May 18 2016, 22:17) *
физика: dp83848 ... что-то совсем в ступоре и не знаю даже куда копать... помогите идеями sad.gif


Некоторое время назад столкнулся с подобной проблемой. Затактировал физику в режиме RMII от PLL STM. А еррату на камень предварительно естественно не почитал. Было похожее поведение. В одних сетях работает стабильно в других идет потеря линка. Долго копал софт, потом почитал еррату, поставил внешний генератор и как бабушка пошептала.
Go to the top of the page
 
+Quote Post
alexp74
сообщение May 19 2016, 05:54
Сообщение #6





Группа: Участник
Сообщений: 11
Регистрация: 20-05-15
Пользователь №: 86 787



Цитата(Fobes @ May 18 2016, 23:32) *
В функции ETH_MACDMA_Config заданы вот такие параметры... Возможно я сейчас задам очень глупый вопрос, но не пинайте начинающего sad.gif Значения ETH_Speed_100M, ETH_Mode_FullDuplex и т.д. должны быть стандартными для stm32F4 или же они берутся из даташита на физику ? Или же нужно прописывать непосредственно в физику настройки через ETH_WritePHYRegister ?

Должны быть из хэдеров на stm32. Hal сам пропишет в физику.
Go to the top of the page
 
+Quote Post
scifi
сообщение May 19 2016, 06:53
Сообщение #7


Гуру
******

Группа: Свой
Сообщений: 3 020
Регистрация: 7-02-07
Пользователь №: 25 136



Цитата(Fobes @ May 18 2016, 23:32) *
В функции ETH_MACDMA_Config заданы вот такие параметры... Возможно я сейчас задам очень глупый вопрос, но не пинайте начинающего sad.gif Значения ETH_Speed_100M, ETH_Mode_FullDuplex и т.д. должны быть стандартными для stm32F4 или же они берутся из даташита на физику ? Или же нужно прописывать непосредственно в физику настройки через ETH_WritePHYRegister ?

Не знаю я, что такое ETH_MACDMA_Config.
У себя опрашиваю PHY. Когда он сообщает, что соединился, спрашиваю у него скорость и дуплекс, потом конфигурирую MAC. После разрыва соединения начинаю всё это снова.
А что там наговнокодили индусы из ST - мне не ведомо.
Go to the top of the page
 
+Quote Post
Fobes
сообщение May 19 2016, 09:17
Сообщение #8


Участник
*

Группа: Участник
Сообщений: 37
Регистрация: 19-01-16
Пользователь №: 90 105



Цитата(scifi @ May 19 2016, 07:53) *
Не знаю я, что такое ETH_MACDMA_Config.
У себя опрашиваю PHY. Когда он сообщает, что соединился, спрашиваю у него скорость и дуплекс, потом конфигурирую MAC. После разрыва соединения начинаю всё это снова.
А что там наговнокодили индусы из ST - мне не ведомо.


Вы не dp83848 используете ? не покажете кусок кода где phy конфигурируете ?
Go to the top of the page
 
+Quote Post
scifi
сообщение May 19 2016, 09:26
Сообщение #9


Гуру
******

Группа: Свой
Сообщений: 3 020
Регистрация: 7-02-07
Пользователь №: 25 136



Цитата(Fobes @ May 19 2016, 12:17) *
Вы не dp83848 используете ? не покажете кусок кода где phy конфигурируете ?

У меня KSZ8081RNA. И я его не конфигурирую - после включения он уже в правильном состоянии.
Go to the top of the page
 
+Quote Post
Aner
сообщение May 19 2016, 09:43
Сообщение #10


Гуру
******

Группа: Свой
Сообщений: 4 869
Регистрация: 28-02-08
Из: СПБ
Пользователь №: 35 463



QUOTE (desh @ May 19 2016, 09:36) *
Некоторое время назад столкнулся с подобной проблемой. Затактировал физику в режиме RMII от PLL STM. А еррату на камень предварительно естественно не почитал. Было похожее поведение. В одних сетях работает стабильно в других идет потеря линка. Долго копал софт, потом почитал еррату, поставил внешний генератор и как бабушка пошептала.

Да я тоже попался на этом PLL, именно от STM физика: dp83848; ерата у них тогда была одна для F2 семейства по джиттеру этого PLL ( в F1 такого нет, там все ок с PLL и 10/100) и все это переползло в F3, F4 и похоже в F7. Но я решил немного проще и дешевле, на dp83848 поставил кварц 50Мгц (обязательно фундаменталка!), благо такие уже давно есть в 3225, 2516 корпусах. У меня обнаружилось только на 100, на 10 с PLL проходил без проблем и потерь.
Go to the top of the page
 
+Quote Post
scifi
сообщение May 19 2016, 10:13
Сообщение #11


Гуру
******

Группа: Свой
Сообщений: 3 020
Регистрация: 7-02-07
Пользователь №: 25 136



Цитата(Aner @ May 19 2016, 12:43) *
Да я тоже попался на этом PLL, именно от STM физика: dp83848; ерата у них тогда была одна для F2 семейства по джиттеру этого PLL ( в F1 такого нет, там все ок с PLL и 10/100) и все это переползло в F3, F4 и похоже в F7. Но я решил немного проще и дешевле, на dp83848 поставил кварц 50Мгц (обязательно фундаменталка!), благо такие уже давно есть в 3225, 2516 корпусах. У меня обнаружилось только на 100, на 10 с PLL проходил без проблем и потерь.

У меня изначально сделано так: на STM32 стоит кварц 25 МГц, эта частота через MCO идёт на KSZ8081RNA, в свою очередь KSZ8081RNA умножает частоту и выдаёт 50 МГц для тактирования интерфейса RMII у STM32. Я не нарочно, но так получилось, что беда с джиттером PLL обошла меня стороной laughing.gif
Go to the top of the page
 
+Quote Post
desh
сообщение May 19 2016, 10:36
Сообщение #12


Частый гость
**

Группа: Свой
Сообщений: 113
Регистрация: 25-10-07
Из: Краснодар
Пользователь №: 31 725



Цитата(Aner @ May 19 2016, 12:43) *
в F1 такого нет, там все ок с PLL и 10/100


Вы уверены? В еррате конечно нет, но по факту ИМХО немножечко все таки есть. Причем у разных кристаллов по разному.
В одной партии из 10 одинаковых изделий 3 имели проблемы по связи в некоторых сетях. Статистики по 107 с внешним генератором не собрал, т.к. не самое ходовое поделие.
Повторюсь, что это только мнение.

Go to the top of the page
 
+Quote Post
Aner
сообщение May 19 2016, 10:49
Сообщение #13


Гуру
******

Группа: Свой
Сообщений: 4 869
Регистрация: 28-02-08
Из: СПБ
Пользователь №: 35 463



QUOTE (desh @ May 19 2016, 14:36) *
Вы уверены? В еррате конечно нет, но по факту ИМХО немножечко все таки есть. Причем у разных кристаллов по разному.
В одной партии из 10 одинаковых изделий 3 имели проблемы по связи в некоторых сетях. Статистики по 107 с внешним генератором не собрал, т.к. не самое ходовое поделие.
Повторюсь, что это только мнение.

Нет там такого, проверяли. За 4 года серийного выпуска со 107-м ничего не выявило. Может немножечко все таки есть, но в стандарт уложились, джиттер у них в норме, поскольку по правильному следали плл, в отличие от старших в этом месте. Ну и физика DP83848 дешевле получалась, чем KSZ8081RNA.
Go to the top of the page
 
+Quote Post
AleksBak
сообщение May 19 2016, 12:08
Сообщение #14


Частый гость
**

Группа: Участник
Сообщений: 132
Регистрация: 6-02-16
Из: г. Баку
Пользователь №: 90 364



Цитата(Aner @ May 19 2016, 13:43) *
...Но я решил немного проще и дешевле, на dp83848 поставил кварц 50Мгц (обязательно фундаменталка!), благо такие уже давно есть в 3225, 2516 корпусах. У меня обнаружилось только на 100, на 10 с PLL проходил без проблем и потерь.

Может не кварц все-таки, а генератор?? Кварц на 50МГц?
Go to the top of the page
 
+Quote Post
desh
сообщение May 19 2016, 13:21
Сообщение #15


Частый гость
**

Группа: Свой
Сообщений: 113
Регистрация: 25-10-07
Из: Краснодар
Пользователь №: 31 725



Цитата(Aner)
для F2 семейства по джиттеру этого PLL и все это переползло в F3, F4 и похоже в F7
поскольку по правильному следали плл, в отличие от старших в этом месте


Что то странное у них в таком случае с разработкой, если с первого раза сделали правильно, а потом вот уже 4 семейства они это решение повторить не могут :-)
Go to the top of the page
 
+Quote Post

3 страниц V   1 2 3 >
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 26th June 2025 - 14:40
Рейтинг@Mail.ru


Страница сгенерированна за 0.01476 секунд с 7
ELECTRONIX ©2004-2016