Доброго времени суток.
Хочу заводить в PS Zynq данные с PL по AXI HP порту. В примерах используются ядра АXI interconnect, AXI DMA,...
И только после них ставится ядро пользователя. Такое количество прослоек мне не нравится...
В связи с этим вопросы:
1) Есть ли документация на HP порт (не научнопопулярное описание)?
2) Есть ли пример создания подобного ядра?(может в инете попадалось)

Заранее благодарен.

Приветствую!


Сказки дедушки Xilinx о прекрасной девочке Zynq
Zynq-7000 All Programmable SoC Technical Reference Manual UG585 глава 5.3

Ваше уникальное ядро еще не кто не сделал в инете ну а примеры подключения стандартных ядер с AXI шиной Вам не нравятся

Шина на HP AXI3 !!! поэтому поставив AXI interconect автоматом получают конверсию в AXI4

Успехов! Rob.

Есть ядро видео дма. Оно цепляется на НР порты на прямую. А стандартные примеры.. не то чтобы они не нравились.. но хочется избежать лишней прослойки.
С другой стороны - изобретать велосипед нет желания да и времени.